Pat
J-GLOBAL ID:200903006394078534
半導体装置の製造方法
Inventor:
,
,
,
,
Applicant, Patent owner:
Agent (1):
鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):2000087651
Publication number (International publication number):2001274381
Application date: Mar. 27, 2000
Publication date: Oct. 05, 2001
Summary:
【要約】【課題】 ダミーゲートを用いた半導体装置の製造方法において、RPTを大幅に短縮するとともに、ゲート寸法の加工精度を向上させ得る半導体装置の製造方法を提供する。【解決手段】 半導体基板上にダミーゲートを形成する工程、前記ダミーゲートをマスクとして前記半導体基板に不純物を導入して、ソース・ドレイン拡散領域を形成する工程、前記ダミーゲートの周囲に絶縁膜を形成する工程、前記ダミーゲートを除去して開口部を形成する工程、及び、前記開口部にゲート絶縁膜を介してゲート電極を形成する工程を具備する半導体装置の製造方法である。前記ダミーゲートは、前記半導体基板上に、炭素過剰の組成のポリマーを塗布してポリマー膜を形成する工程、前記ポリマー膜上にフォトレジストパターンを形成する工程、及び、前記フォトレジストパターンを前記ポリマー膜に転写する工程により形成されることを特徴とする。
Claim (excerpt):
絶縁膜を介してゲート電極またはダミーゲートが形成された半導体基板の所定の領域に、ポリマー膜パターンを形成する工程、および前記半導体基板を冷却しつつ、前記ポリマー膜パターンをマスクとして用いて前記半導体基板にイオンを注入する工程を具備し、前記ポリマー膜パターンは、炭素過剰の組成のポリマーを前記半導体基板上に塗布して、ポリマー膜を形成する工程、前記ポリマー膜上にフォトレジストパターンを形成する工程、および前記フォトレジストパターンを前記ポリマー膜に転写する工程、により形成されることを特徴とする半導体装置の製造方法。
IPC (10):
H01L 29/78
, G03F 7/40 521
, H01L 21/265 604
, H01L 21/027
, H01L 21/8238
, H01L 27/092
, H01L 27/108
, H01L 21/8242
, H01L 29/43
, H01L 21/336
FI (11):
G03F 7/40 521
, H01L 21/265 604 M
, H01L 29/78 301 G
, H01L 21/30 563
, H01L 27/08 321 Z
, H01L 27/10 671 Z
, H01L 27/10 681 F
, H01L 29/46 R
, H01L 29/62 G
, H01L 29/78 301 P
, H01L 29/78 301 L
F-Term (96):
2H096AA25
, 2H096CA05
, 2H096HA23
, 2H096HA30
, 2H096JA04
, 2H096LA01
, 4M104AA01
, 4M104BB20
, 4M104BB25
, 4M104BB29
, 4M104BB30
, 4M104BB32
, 4M104BB34
, 4M104BB35
, 4M104BB37
, 4M104BB39
, 4M104CC05
, 4M104DD03
, 4M104DD04
, 4M104DD26
, 4M104DD84
, 4M104EE03
, 4M104EE09
, 4M104EE16
, 4M104EE17
, 4M104EE18
, 4M104FF06
, 4M104FF13
, 4M104FF18
, 4M104GG09
, 4M104GG10
, 4M104HH14
, 4M104HH16
, 4M104HH20
, 5F040DA06
, 5F040DA29
, 5F040DB03
, 5F040DC01
, 5F040EA08
, 5F040EA09
, 5F040EC01
, 5F040EC04
, 5F040EC07
, 5F040EC12
, 5F040ED01
, 5F040ED03
, 5F040EE05
, 5F040EF02
, 5F040EH02
, 5F040EK05
, 5F040FA01
, 5F040FA04
, 5F040FA07
, 5F040FB02
, 5F040FB05
, 5F040FC05
, 5F040FC10
, 5F040FC19
, 5F040FC23
, 5F046AA28
, 5F046HA07
, 5F048AA09
, 5F048AB01
, 5F048AB03
, 5F048AC03
, 5F048BA01
, 5F048BB08
, 5F048BB09
, 5F048BB11
, 5F048BB12
, 5F048BC01
, 5F048BC06
, 5F048BC15
, 5F048BD04
, 5F048BE03
, 5F048BF06
, 5F048BG14
, 5F048DA27
, 5F083AD10
, 5F083GA28
, 5F083JA02
, 5F083JA03
, 5F083JA06
, 5F083JA19
, 5F083JA35
, 5F083JA36
, 5F083JA39
, 5F083JA40
, 5F083JA56
, 5F083NA01
, 5F083PR21
, 5F083PR34
, 5F083PR36
, 5F083PR40
, 5F083ZA05
, 5F083ZA12
Patent cited by the Patent:
Cited by examiner (3)
-
特開平4-023425
-
ドライエッチング方法及びドライエッチング装置
Gazette classification:公開公報
Application number:特願平4-343272
Applicant:ソニー株式会社
-
特開昭53-101265
Return to Previous Page