Pat
J-GLOBAL ID:200903006752736212
半導体装置
Inventor:
,
,
,
,
,
,
,
,
,
Applicant, Patent owner:
,
,
Agent (1):
秋田 収喜
Gazette classification:公開公報
Application number (International application number):1997017969
Publication number (International publication number):1998214968
Application date: Jan. 31, 1997
Publication date: Aug. 11, 1998
Summary:
【要約】【課題】 トレンチゲート構造のFETにて、ゲート耐圧を低下させることなくゲート絶縁膜を薄くする、或はゲート絶縁膜を厚くせずにゲート耐圧を向上させることが可能な技術を提供する。【解決手段】 トレンチゲート構造のFETを有する半導体装置において、前記トレンチゲートの終端部に電界緩和部を設ける。【効果】 上述した手段によれば、ゲートの終端部に設けた電界緩和部にて、局部的な高電界が発生するのを防止することができるので、ゲート耐圧を低下させることなくゲート絶縁膜を薄くする、或はゲート絶縁膜を厚くせずにゲート耐圧を向上させることが可能となる。
Claim (excerpt):
半導体基板主面に延設した溝部にゲートとなる導体層を設けるトレンチゲート構造のFETを有する半導体装置において、前記トレンチゲートの終端部に電界緩和部を設けたことを特徴とする半導体装置。
FI (2):
H01L 29/78 653 A
, H01L 29/78 652 P
Patent cited by the Patent:
Cited by examiner (3)
-
電力用半導体装置
Gazette classification:公開公報
Application number:特願平6-206799
Applicant:株式会社東芝
-
縦型MOSトランジスタおよびその製造方法
Gazette classification:公開公報
Application number:特願平4-303981
Applicant:シャープ株式会社
-
電圧駆動型半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-003588
Applicant:株式会社日立製作所
Return to Previous Page