Pat

J-GLOBAL ID：200903006830343796

半導体装置

Inventor： 櫛田 知義
Applicant, Patent owner： トヨタ自動車株式会社
Agent (1)： 吉田 研二 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998319481
Publication number (International publication number)：2000150872
Application date： Nov. 10, 1998
Publication date： May. 30, 2000
Summary：

【要約】【課題】 トレンチゲート型半導体において、ゲート間隔を縮小して素子密度を向上させる。【解決手段】 p+基板12上に順次、nドリフト領域14、pボディ領域20、n+ソース領域22、n+延長領域100、絶縁膜24、ソース電極26を形成する。ゲート電極18はトレンチ内に形成され、ゲート酸化膜16で絶縁する。ゲート酸化膜16の上部は側部より厚くし、ソース電圧印加時にも絶縁状態を維持する。n+延長領域100を形成してソースコンタクトとし、ゲート間隔c2をコンタクト開口幅c1以下とする。これにより、素子幅c3も縮小して素子密度が向上する。

Claim (excerpt)：

トレンチゲート間にボディ領域及びソース領域を備えた半導体装置において、トレンチゲート側部から上部にわたって前記ボディ領域またはソース領域を延長した延長領域を有することを特徴とする半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 29/74 ,  H01L 29/749

FI (6)：

H01L 29/78 653 A ,  H01L 29/74 X ,  H01L 29/74 601 B ,  H01L 29/78 301 V ,  H01L 29/78 652 M ,  H01L 29/78 652 K

F-Term (16)：

5F005AA03 ,  5F005AB03 ,  5F005AC02 ,  5F005AE07 ,  5F005AE09 ,  5F005AH01 ,  5F005AH02 ,  5F005AH03 ,  5F005AH04 ,  5F005GA01 ,  5F040EB14 ,  5F040EC20 ,  5F040EE04 ,  5F040EM04 ,  5F040FA12 ,  5F040FC11

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-246712   Applicant：株式会社東芝