Pat

J-GLOBAL ID：200903007035704094

半導体基板およびその製造方法

Inventor： 村松 論
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠
Gazette classification：公開公報
Application number (International application number)：1997053452
Publication number (International publication number)：1998256200
Application date： Mar. 07, 1997
Publication date： Sep. 25, 1998
Summary：

【要約】【課題】 半導体装置の製造工程において、静電式吸着法によりステージに固定する場合に、ステージとの密着性を軽減させ、搬送時のトラブルを低減させ、製造歩留りを向上させる半導体基板とその製造方法を提供する。【解決手段】 基板主表面および基板裏面が鏡面研磨された半導体基板において、基板裏面に溝13が格子状や同心円状で所定の形状と所定の配置で形成されている。半導体基板の製造工程において、半導体単結晶インゴットからウェーハ状にスライスした(S12)後から半導体基板の両面を鏡面研磨する(S16)までの製造工程の間において、半導体基板裏面に格子状もしくは同心円状に溝を形成するための製造工程(S13)を有する。

Claim (excerpt)：

基板主表面および基板裏面が鏡面研磨された半導体基板において、前記基板裏面に溝が所定の形状と所定の配置で形成されていることを特徴とする半導体基板。

IPC (3)：

H01L 21/304 321 ,  H01L 21/304 ,  H01L 21/02

FI (3)：

H01L 21/304 321 H ,  H01L 21/304 321 S ,  H01L 21/02 Z

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-064109   Applicant：富士通株式会社