Pat
J-GLOBAL ID:200903007132186600

ダイアモンド基板上炭化珪素並びに関連するデバイス及び方法

Inventor:
Applicant, Patent owner:
Agent (6): 社本 一夫 ,  小野 新次郎 ,  小林 泰 ,  千葉 昭男 ,  富田 博行 ,  大塚 住江
Gazette classification:公表公報
Application number (International application number):2006551378
Publication number (International publication number):2007519262
Application date: Jan. 14, 2005
Publication date: Jul. 12, 2007
Summary:
ワイドバンドギャップ材料内に、接合温度低下、動作中の高電力密度化、及び定格電力密度における信頼性向上を達成する高電力デバイスを形成する方法を、結果的に得られる半導体構造及びデバイスと共に開示する。本方法は、ダイアモンドの層を炭化珪素ウェハに添加して、得られる複合ウェハの熱伝導率を高め、その後、炭化珪素の上におけるエピタキシャル成長を支持するためにその十分な厚さを保持しつつ、複合ウェハの炭化珪素部分の厚さを削減し、複合ウェハの炭化珪素面を、その上におけるエピタキシャル成長のために、準備し、第III族窒化物ヘテロ構造を、ウェハの準備した炭化珪素面に添加することを含む。
Claim (excerpt):
ワイドバンドギャップ材料内に、接合温度低下、動作中の高電力密度化、及び、定格電力密度における信頼性向上を達成する高電力デバイスを形成する方法であって、 低熱伝導率材料のウェハに、高熱伝導率材料の層を添加するステップであって、前記低熱伝導率材料が、前記高熱伝導率材料よりも優れた第III族窒化物に対する結晶格子一致度を有することにより、得られる複合ウェハの熱伝導率を高めるステップと、 その後、前記低熱伝導率部分の上におけるエピタキシャル成長を維持するためにその十分な厚さを保持しつつ、前記複合ウェハの低熱伝導率部分の厚さを削減するステップと、 前記複合ウェハの低熱伝導率表面を、その上におけるエピタキシャル成長のために、準備するステップと、 少なくとも1つの第III族窒化物エピタキシャル層を、前記ウェハの準備した低熱伝導率面に添加するステップと、 を備えていることを特徴とする方法。
IPC (5):
H01L 21/20 ,  H01L 29/812 ,  H01L 29/778 ,  H01L 21/338 ,  H01S 5/323
FI (3):
H01L21/20 ,  H01L29/80 H ,  H01S5/323 610
F-Term (50):
5F102FA00 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GK02 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GQ01 ,  5F102GV07 ,  5F102GV08 ,  5F102HC00 ,  5F102HC01 ,  5F102HC10 ,  5F102HC21 ,  5F152LL03 ,  5F152LM09 ,  5F152LN12 ,  5F152LP01 ,  5F152LP07 ,  5F152LP09 ,  5F152MM05 ,  5F152MM09 ,  5F152MM10 ,  5F152MM16 ,  5F152MM18 ,  5F152NN02 ,  5F152NN03 ,  5F152NN05 ,  5F152NN09 ,  5F152NN10 ,  5F152NN12 ,  5F152NN13 ,  5F152NN22 ,  5F152NN27 ,  5F152NP02 ,  5F152NP03 ,  5F152NP09 ,  5F152NP10 ,  5F152NP11 ,  5F152NP12 ,  5F152NQ02 ,  5F152NQ09 ,  5F152NQ20 ,  5F173AH22 ,  5F173AH49 ,  5F173AR75
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page