Pat

J-GLOBAL ID：200903008387673730

半導体装置

Inventor： 山口 和巳
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 菅野 中
Gazette classification：公開公報
Application number (International application number)：1996218764
Publication number (International publication number)：1998065157
Application date： Aug. 20, 1996
Publication date： Mar. 06, 1998
Summary：

【要約】【課題】 半導体装置において、サージ電圧等が半導体素子に印加されて素子破壊されるのを防止する。【解決手段】 MOS FET19のゲート・ソース間にN+/P/N+型双方向ツェナーダイオード17を内蔵したことにより、サージ電圧等が半導体装置に印加されても、N+/P/N+型双方向ツェナーダイオード17がクランプ回路となり、素子破壊を防止できるため、より小さいチップにおいても、素子を保護することが可能となる。

Claim (excerpt)：

半導体基板上に形成されたPch絶縁ゲート型トランジスタを有する半導体装置であって、半導体基板中にN+/P/N+型双方向ツェナーダイオードを有し、該双方向ツェナーダイオードは、前記トランジスタのゲート領域とソース領域とを接続したものであることを特徴とする半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 29/866

FI (2)：

H01L 29/78 657 C ,  H01L 29/90 S

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭62-154666
  
• 入力保護回路
  Gazette classification：公開公報   Application number：特願平3-255751   Applicant：三菱電機株式会社