Pat

J-GLOBAL ID：200903009275814051

電界効果型半導体装置の製造方法

Inventor： 岡本 裕
Applicant, Patent owner： ソニー株式会社
Agent (1)： 土屋 勝
Gazette classification：公開公報
Application number (International application number)：1995191222
Publication number (International publication number)：1997023008
Application date： Jul. 04, 1995
Publication date： Jan. 21, 1997
Summary：

【要約】【目的】 ゲート配線の上面に形成された化合物層を、ソース/ドレイン拡散層の表面に形成された化合物層に接近しにくくして、絶縁不良を少なくする。【構成】 多結晶Si層14とPSG膜21とをゲート配線のパターンに加工し、Si3 N4 膜22で側壁を形成してから、PSG膜21を選択的に除去し、その後、TiSi2 層23を形成する。このため、Si3 N4 膜22のオーバエッチング量がPSG膜21の膜厚以下であれば、側壁の頂点の方が多結晶Si層14の上面よりも確実に高くなって、多結晶Si層14の上面のTiSi2 層23がN+ 拡散層17の表面のTiSi2 層23に接近しにくい。

Claim (excerpt)：

半導体層とこの半導体層上の第1の絶縁膜とをゲート配線のパターンに加工する工程と、前記半導体層及び前記第1の絶縁膜の側面に第2の絶縁膜から成る側壁を形成する工程と、前記側壁を形成した後に、前記第2の絶縁膜に対して選択的に前記第1の絶縁膜を除去する工程と、前記第1の絶縁膜の除去で露出した前記半導体層の上面及びソース/ドレイン拡散層の表面と金属とを反応させて、これらの上面及び表面に化合物層を形成する工程とを具備することを特徴とする電界効果型半導体装置の製造方法。

IPC (3)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301

FI (3)：

H01L 29/78 301 P ,  H01L 21/28 301 D ,  H01L 29/78 301 L

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平7-031566   Applicant：株式会社リコー
• 特開平3-288443
  
• 特開平3-288443