Pat

J-GLOBAL ID：200903009406676938

複合型半導体素子およびその製造方法

Inventor： 横沢 眞▲覩▼ ,  竹原 秀樹
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 宮井 暎夫
Gazette classification：公開公報
Application number (International application number)：1993301463
Publication number (International publication number)：1995153951
Application date： Dec. 01, 1993
Publication date： Jun. 16, 1995
Summary：

【要約】【目的】 1チップ内にIGBTとMOSFETを共存させることによって幅広い周波数変化に対応できる複合型半導体素子を提供する。【構成】 IGBTのコレクタ領域(P+ シリコン基板1)をバッファ領域(N+ 層2)に到達する深さまで部分的に除去し、IGBTのコレクタ面およびN+層2の露出面2aに電極用金属膜9を形成する。N+ 層2の露出面2a上はMOSFETとなり、このMOSFETの寄生ダイオード10がIGBTのコレクタ・エミッタ間に形成されることになる。

Claim (excerpt)：

一導電型基板と、この一導電型基板の一主面上に形成するとともに前記一導電型基板がわに露出面を形成した高濃度他導電型の第1の領域と、この第1の領域上に形成した低濃度他導電型の第2の領域と、この第2の領域内の表面に形成した高濃度一導電型の第3の領域と、この第3の領域内の表面に形成した高濃度他導電型の第4の領域とを備え、前記第3の領域の上部に第1の電極を設け、前記第3および第4の領域上に第2の電極を設け、前記第1の領域の露出面および前記一導電型基板に接続する共通電極を設けた複合型半導体素子。

IPC (3)：

H01L 29/78 ,  H01L 21/8249 ,  H01L 27/06

FI (2)：

H01L 29/78 321 J ,  H01L 27/06 321 H

Patent cited by the Patent：

Cited by examiner (3)

• 特公平5-050866
  
• 過電圧保護機能内蔵型半導体装置
  Gazette classification：公開公報   Application number：特願平5-238078   Applicant：株式会社日立製作所
• 特開平4-014263