Pat
J-GLOBAL ID:200903009475674343

ディスプレイパネル駆動回路

Inventor:
Applicant, Patent owner:
Agent (1): 森 哲也 (外2名)
Gazette classification:公開公報
Application number (International application number):2002077126
Publication number (International publication number):2003271097
Application date: Mar. 19, 2002
Publication date: Sep. 25, 2003
Summary:
【要約】【課題】 複数のDAC部と、これらDAC部にバイアス信号を与える単一のバイアス部とを含み、複数のDAC部から導出される複数の出力電流を画素に与えてディスプレイパネルを駆動するディスプレイパネル駆動回路において、ICチップ内の傾向を持つ出力電流ばらつきを低減する。【解決手段】 スイッチ群SW1〜SW4が順次オン状態になるように制御して、複数のDAC部d1〜d20と導出される複数の出力電流との対応関係を時分割に切替える。スイッチ群SW1〜SW4には、DAC部d1〜d20それぞれに対応してそれぞれ設けられた複数のスイッチs11〜s44を含み、これらスイッチを順次切替える。【効果】 対応関係を時分割で順次切替えることにより、ICチップ内の傾向を持つ出力電流ばらつきを低減でき、かつ、ランダムに発生する電流ばらつきも小さくすることができる。
Claim (excerpt):
複数のデジタルアナログ変換部と、前記デジタルアナログ変換部にバイアス信号を与える単一のバイアス部とを含み、前記複数のデジタルアナログ変換部から導出される複数の出力電流を画素に与えてディスプレイパネルを駆動するディスプレイパネル駆動回路であって、前記複数のデジタルアナログ変換部と導出される前記複数の出力電流との対応関係を時分割に切替える切替手段を含むことを特徴とするディスプレイパネル駆動回路。
IPC (7):
G09G 3/30 ,  G09G 3/20 611 ,  G09G 3/20 612 ,  G09G 3/20 623 ,  G09G 3/20 ,  G09G 3/20 641 ,  G09G 3/20 642
FI (8):
G09G 3/30 J ,  G09G 3/20 611 H ,  G09G 3/20 612 F ,  G09G 3/20 623 D ,  G09G 3/20 623 F ,  G09G 3/20 623 V ,  G09G 3/20 641 D ,  G09G 3/20 642 A
F-Term (14):
5C080AA06 ,  5C080BB06 ,  5C080DD05 ,  5C080DD25 ,  5C080EE17 ,  5C080EE29 ,  5C080FF03 ,  5C080FF12 ,  5C080GG08 ,  5C080HH09 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05
Patent cited by the Patent:
Cited by examiner (11)
Show all

Return to Previous Page