Pat
J-GLOBAL ID：200903009488195509

アクティブマトリクス型表示装置

Inventor：
宮島 康志

About 宮島 康志

, 
古河 雅行

About 古河 雅行


Applicant, Patent owner：
三洋電機株式会社

About 三洋電機株式会社


Agent (1)： 芝野 正雅
Gazette classification：公開公報
Application number (International application number)：1999298637
Publication number (International publication number)：2001119032
Application date： Oct. 20, 1999
Publication date： Apr. 27, 2001
Summary：
【要約】【課題】 ダブルゲート構造を採用したTFTを用いて画素のスイッチングを行うアクティブマトリクス型表示装置において、TFTの回路面積を縮小して微細化、もしくは開口率を向上する。【解決手段】 TFT3の半導体膜12はゲート線2の一部と2回交差するダブルゲート構造であり、データ線1に遠いゲート15だけがゲート線2およびゲート電極16に半導体膜12が挟まれたデュアルゲート構造を有し、ゲート14は単一のゲート構造である。ダブルゲートの2つのゲート両方をデュアルゲートにした場合と比較して、大幅な素子特性の低下はない。これによってゲート14をデータ線1に隣接配置できるようになり、TFTの回路面積が縮小できる。
Claim (excerpt)：
行方向に複数配置されるゲート線と、列方向に複数配置されるデータ線と、前記データ線に接続され、前記ゲート線と少なくとも2箇所で交差して第1及び第2のゲートを構成する半導体膜を有する薄膜トランジスタと、を有し、前記薄膜トランジスタを用いて画素電極をスイッチングするアクティブマトリクス型表示装置において、前記第1のゲートは前記ゲート線のみをゲート電極とした単層構造であり、前記第2のゲートは前記ゲート線と、前記ゲート線とは前記半導体膜を挟んで反対側に配置され、前記ゲート線と電気的に接続された導体膜とをゲート電極とした二層のゲート構造であることを特徴とするアクティブマトリクス型表示装置。
IPC (3)：
H01L 29/786 ,  G02F 1/1365 ,  G09F 9/30 338
FI (3)：
G09F 9/30 338 ,  H01L 29/78 617 N ,  G02F 1/136 500
F-Term (28)：
2H092GA17 ,  2H092JA24 ,  2H092JA36 ,  2H092JA37 ,  2H092JB22 ,  2H092JB31 ,  2H092JB51 ,  2H092NA07 ,  2H092NA25 ,  2H092PA13 ,  5C094AA05 ,  5C094AA10 ,  5C094BA03 ,  5C094BA29 ,  5C094BA33 ,  5C094BA43 ,  5C094CA19 ,  5C094EA03 ,  5C094EA04 ,  5C094EA07 ,  5F110AA04 ,  5F110AA06 ,  5F110AA30 ,  5F110BB01 ,  5F110BB10 ,  5F110DD02 ,  5F110EE28 ,  5F110EE30
Patent cited by the Patent：
Cited by applicant (2)

Return to Previous Page

TOP

BOTTOM