Pat

J-GLOBAL ID：200903009605281802

金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法

Inventor： ジョン エリック ボワー ,  ジョン ゼット、パスタラン ,  ジョージ イー、リッテンハウス
Applicant, Patent owner： ルーセント テクノロジーズ インコーポレイテッド
Agent (1)： 岡部 正夫 (外12名)
Gazette classification：公開公報
Application number (International application number)：2001032114
Publication number (International publication number)：2001313535
Application date： Feb. 08, 2001
Publication date： Nov. 09, 2001
Summary：

【要約】【課題】 共振器デバイスに用いられるピエゾ電子フィルムの製造方法を提供することである。【解決手段】 本発明の方法は、ピエゾ電子フィルム120のテキスチャは、その下の電極層135の表面形態により直接影響され、更にまた電極層135の表面形態は、その下の酸化物層或いはブラグスタック125の表面形態により影響される。従って、本発明の方法は、ピエゾ電子フィルムを含むデバイスを製造する方法で、電極の表面粗さと堆積を制御するステップを含むことを特徴とする。

Claim (excerpt)：

(A) 基板(110)上に少なくとも1つの金属層(135)を堆積するステップと、(B) 前記金属層(135)の上にピエゾ電子材料層(120)を堆積するステップとを有し、前記ピエゾ電子材料のテキスチャは、(C) 前記金属層(135)の表面粗さを制御するステップにより決定されることを特徴とする金属層の上にピエゾ電子材料層が堆積された電子デバイスを製造する方法。

IPC (7)：

H03H 3/02 ,  H01L 21/203 ,  H01L 41/08 ,  H01L 41/09 ,  H01L 41/18 ,  H01L 41/22 ,  H03H 9/17

FI (7)：

H03H 3/02 B ,  H01L 21/203 S ,  H03H 9/17 F ,  H01L 41/08 D ,  H01L 41/08 L ,  H01L 41/18 101 Z ,  H01L 41/22 Z

Patent cited by the Patent：

Cited by examiner (3)

• 周波数選択構成要素
  Gazette classification：公開公報   Application number：特願平6-024973   Applicant：モトローラ・インコーポレイテッド
• 電子デバイス用基板
  Gazette classification：公開公報   Application number：特願平10-167686   Applicant：ティーディーケイ株式会社
• 薄膜圧電素子
  Gazette classification：公開公報   Application number：特願平6-289804   Applicant：三菱電機株式会社