半導体記憶装置

Inventor：
Applicant, Patent owner：
Agent (1)：深見久郎 (外4名)
Gazette classification：公開公報
Application number (International application number)：2002098553
Publication number (International publication number)：2003297953
Application date： Apr. 01, 2002
Publication date： Oct. 17, 2003
Summary：

【要約】【課題】マルチポートSRAMメモリセルや連想メモリにおいてビット線を短くでき、かつ製造上のばらつきに対するマージンを向上した低消費電力型SRAMメモリセルを有する半導体記憶装置を提供する。【解決手段】本発明のマルチポートSRAMメモリセルでは、第1ポートのアクセストランジスタN3はp型ウェルPW0内に配置されており、かつ第2ポートのアクセストランジスタN6はp型ウェルPW1内に配置されている。またメモリセル内に配置されたすべてのトランジスタのゲートが同一方向に延在している。

Claim (excerpt)：

スタティック型メモリセルが形成されるメモリセル領域を有する半導体記憶装置であって、第1導電型の第1のドライバトランジスタおよび第2導電型の第1の負荷トランジスタにより構成された第1のインバータと、第1導電型の第2のドライバトランジスタおよび第2導電型の第2の負荷トランジスタにより構成された第2のインバータとを備え、前記第1のインバータの出力端子と前記第2のインバータの入力端子とが電気的に接続されて第1の記憶ノードが構成され、前記第2のインバータの出力端子と前記第1のインバータの入力端子とが電気的に接続されて第2の記憶ノードが構成されており、さらに、ソースが前記第1の記憶ノードに電気的に接続され、ゲートが書込み用ワード線に電気的に接続され、かつドレインが書込み用ビット線に電気的に接続された第1導電型の第1のアクセストランジスタと、ゲートが読出し用ワード線に電気的に接続され、かつドレインが読出し用ビット線に電気的に接続された第1導電型の第2のアクセストランジスタとを備え、前記第1のアクセストランジスタは前記第1および第2の負荷トランジスタの形成領域の一方側に配置され、かつ前記第2のアクセストランジスタは前記第1および第2の負荷トランジスタの形成領域の他方側に配置されており、前記メモリセル領域内に配置されたすべてのトランジスタのゲートが同一方向に延在している、半導体記憶装置。

IPC (2)：

H01L 21/8244 , H01L 27/11

F-Term (12)：

5F083BS03 , 5F083BS15 , 5F083BS27 , 5F083GA01 , 5F083GA05 , 5F083GA12 , 5F083GA27 , 5F083HA02 , 5F083LA12 , 5F083LA16 , 5F083LA18 , 5F083LA21

Patent cited by the Patent：

Cited by applicant (4)

半導体記憶装置
Gazette classification：公開公報 Application number：特願2001-003500 Applicant：三菱電機株式会社
半導体装置
Gazette classification：公開公報 Application number：特願平11-241122 Applicant：三菱電機株式会社
連想メモリセル及び連想メモリ
Gazette classification：公開公報 Application number：特願平10-198324 Applicant：沖電気工業株式会社

Show all

Cited by examiner (4)

半導体記憶装置
Gazette classification：公開公報 Application number：特願2001-003500 Applicant：三菱電機株式会社
半導体装置
Gazette classification：公開公報 Application number：特願平11-241122 Applicant：三菱電機株式会社
連想メモリセル及び連想メモリ
Gazette classification：公開公報 Application number：特願平10-198324 Applicant：沖電気工業株式会社

Show all

Return to Previous Page