Pat
J-GLOBAL ID：200903010299119212
アクティブマトリックス型液晶表示装置
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
武 顕次郎
Gazette classification：公開公報
Application number (International application number)：1993304105
Publication number (International publication number)：1995159806
Application date： Dec. 03, 1993
Publication date： Jun. 23, 1995
Summary：
【要約】【目的】 製造工程数が多くならず、かつ、信号処理能力が速く、高精細な画像表示が行えるアクティブマトリックス型液晶表示装置を提供する。【構成】 平行配置のゲートライン11と、ゲートライン11に直交し、平行配置の信号ライン10と、ゲートライン11及び信号ライン10の各交点部分に配置の薄膜トランジスタ12と、画素電極7と、画素電極7と上部透明電極間に配置の液晶層を備え、薄膜トランジスタ12は、絶縁基板1上に配置の活性層2と、活性層2上に離間配置されたソース電極6及びドレイン電極5と、活性層2のチャネル領域上にゲート絶縁層8を介して配置のゲート電極9からなり、ソース電極6の延長部が画素電極7を構成し、活性層2は、多結晶シリコンを主成分とする部分とアモルファスシリコンを主成分とする部分とからなり、少なくともゲート絶縁層8との接触部分が多結晶シリコンを主成分とする部分になっている。
Claim (excerpt)：
互いに平行配置された複数のゲートラインと、互いに平行配置され、かつ、前記各ゲートラインに直交配置された複数の信号ラインと、前記複数のゲートライン及び前記複数の信号ラインの各交点部分に配置された薄膜トランジスタと、画素電極と、前記画素電極及び上部透明電極間に配置された液晶層とを具備し、前記薄膜トランジスタは、絶縁基板上に配置された活性層と、前記活性層上にコンタクト層を介して離間配置されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極間の活性層上にゲート絶縁層を介して配置されたゲート電極とからなり、前記ソース電極の延長部が前記画素電極を構成し、前記ゲート電極が対応する前記ゲートラインにより、前記ドレイン電極が対応する前記信号ラインによりそれぞれ構成され、前記活性層は、多結晶シリコンを主成分とする部分とアモルファスシリコンを主成分とする部分とからなり、少なくとも前記ゲート絶縁層との接触部分が多結晶シリコンを主成分とする部分であることを特徴とするアクティブマトリックス型液晶表示装置。
IPC (2)：
G02F 1/136 500
, H01L 29/786
Cited by examiner (7)
Show all
Return to Previous Page
