Pat

J-GLOBAL ID：200903010310332942

レジストパターンの形成方法及び半導体装置の製造方法

Inventor： 野中 康紀 ,  牧山 剛三 ,  遠藤 浩
Applicant, Patent owner： 富士通株式会社 ,  富士通カンタムデバイス株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1998243816
Publication number (International publication number)：2000075498
Application date： Aug. 28, 1998
Publication date： Mar. 14, 2000
Summary：

【要約】【課題】 リフトオフに適した凸型開口をレジスト膜に精密に形成する。【解決手段】 下層レジスト膜2を塗布,露光し,次いで下層レジスト膜2上にミキシング防止層3を介在させて上層レジスト膜4を塗布,露光する。その後,上層レジスト膜4,ミキシング防止層3,下層レジスト膜2を順次現像,除去して,断面凸型の開口8cを形成する。

Claim (excerpt)：

基板上に形成された下層レジスト膜を露光して,該下層レジスト膜に第一の開口を画定する第一の露光領域を形成する工程と,次いで,該下層レジスト膜上にミキシング防止層を設ける工程と,次いで,該ミキシング防止層上に上層レジスト膜を形成する工程と,次いで,該上層レジスト膜を露光して,該上層レジスト膜の該第一の露光領域上の領域に該第一の開口より狭幅の第二の開口を画定する第二の露光領域を形成する工程と,次いで,該上層レジスト膜を現像して,該上層レジスト膜に該第二の開口を形成する工程と,次いで,該第二の開口底面に表出する該ミキシング防止層を除去する工程と,次いで,該第二の開口底面に表出する該下層レジスト膜を現像して,該下層レジスト膜に該第一の開口を形成する工程とを含むことを特徴とするレジストパターンの形成方法。

IPC (4)：

G03F 7/26 513 ,  H01L 21/28 ,  H01L 21/027 ,  H01L 21/306

FI (4)：

G03F 7/26 513 ,  H01L 21/28 G ,  H01L 21/30 576 ,  H01L 21/306 D

F-Term (24)：

2H096AA26 ,  2H096CA20 ,  2H096GB01 ,  2H096HA27 ,  2H096HA28 ,  2H096JA03 ,  2H096KA02 ,  2H096KA03 ,  2H096KA06 ,  2H096KA07 ,  2H096KA08 ,  4M104DD68 ,  5F043CC01 ,  5F043CC09 ,  5F043CC11 ,  5F043CC12 ,  5F043CC20 ,  5F043DD01 ,  5F043DD20 ,  5F043GG04 ,  5F046NA01 ,  5F046NA05 ,  5F046NA07 ,  5F046NA14

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭61-170738
  
• パターン形成方法
  Gazette classification：公開公報   Application number：特願平5-300253   Applicant：日本電気株式会社