Pat

J-GLOBAL ID：200903010314027591

半導体装置の製造方法

Inventor： 那須 徹 ,  井上 敦雄 ,  長野 能久 ,  松田 明浩 ,  有田 浩二
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994018284
Publication number (International publication number)：1995226443
Application date： Feb. 15, 1994
Publication date： Aug. 22, 1995
Summary：

【要約】【目的】 強誘電体薄膜を容量絶縁膜とする容量素子を内蔵した半導体装置の製造方法において、強誘電体薄膜を劣化させることなくMOSトランジスタ領域の損傷を回復することのできる方法を提供する。【構成】 MOSトランジスタ10が作り込まれたシリコン基板1の所定の領域に強誘電体薄膜7を容量絶縁膜とする容量素子9を形成し、さらに全面に層間絶縁膜11を形成した後、この層間絶縁膜11に、MOSトランジスタ10の拡散層3に到達する第1のコンタクト孔12aを形成する。そして、水素雰囲気中で熱処理してから、層間絶縁膜11に、容量素子9の下電極6および上電極8にそれぞれ達する第2のコンタクト孔12bを形成し、コンタクト孔12a,12bを通じて拡散層3、容量素子9の上電極8および下電極6に通ずる電極配線13を形成する。

Claim (excerpt)：

集積回路要素が作り込まれた支持基板上の所定の領域に下電極、強誘電体薄膜および上電極よりなる容量素子を形成する工程と、前記支持基板上の全面に層間絶縁膜を形成する工程と、前記層間絶縁膜に前記集積回路要素の拡散層に到達する第1のコンタクト孔を形成する工程と、前記支持基板を水素雰囲気中に設置して熱処理する工程と、前記層間絶縁膜に前記容量素子の下電極および上電極にそれぞれ達する第2のコンタクト孔を形成する工程と、前記第1および第2のコンタクト孔を通じて集積回路要素の拡散層、容量素子の上電極および下電極に通ずる電極配線をそれぞれ形成する工程とを有する半導体装置の製造方法。

IPC (6)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451

FI (3)：

H01L 27/10 325 J ,  H01L 21/90 D ,  H01L 27/04 C

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平4-116221   Applicant：エヌ・ベー・フィリップス・フルーイランペンファブリケン