Pat
J-GLOBAL ID:200903010381879560

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 高野 則次
Gazette classification:公開公報
Application number (International application number):1999138402
Publication number (International publication number):2000332234
Application date: May. 19, 1999
Publication date: Nov. 30, 2000
Summary:
【要約】【課題】 HEMT及びMESFETの高耐圧化を図ることが困難であった。【解決手段】 HEMTの主動作領域を半導体基体1の台状部分12に形成する。この台状部分12におけるソース細条部分2aとドレイン細条部分3aとの間に食い込む溝20を設ける。台状部分12の側面を絶縁膜で覆う。
Claim (excerpt):
単一又は複数の半導体層を有し且つ一方の主面に主動作領域用台状部分を有する半導体基体と、前記台状部分の上に互いに対向するように配置された少なくとも第1及び第2の電極とを備え、且つ前記台状部分の少なくとも一部が電流通路となって電流が前記第1及び第2の電極の相互間に流れるように構成された半導体装置において、前記第1及び第2の電極の端部領域の相互間に位置するように前記台状部分に食い込んだ溝が設けられていることを特徴とする半導体装置。
IPC (4):
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 27/095
FI (2):
H01L 29/80 H ,  H01L 29/80 E
F-Term (22):
5F102FA01 ,  5F102FA02 ,  5F102FA10 ,  5F102GB01 ,  5F102GB05 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK08 ,  5F102GL04 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ02 ,  5F102GQ03 ,  5F102GR04 ,  5F102GR09 ,  5F102GR11 ,  5F102GV03 ,  5F102GV06 ,  5F102GV07 ,  5F102HC01 ,  5F102HC17
Patent cited by the Patent:
Cited by examiner (5)
  • 特開昭52-057786
  • 特開昭62-198165
  • 特開昭57-030377
Show all

Return to Previous Page