Pat
J-GLOBAL ID：200903010518774523

設計支援方法及び装置

Inventor：
秋本 哲也

About 秋本 哲也

, 
平田 守央

About 平田 守央


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 後藤 洋介 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998177368
Publication number (International publication number)：2000011027
Application date： Jun. 24, 1998
Publication date： Jan. 14, 2000
Summary：
【要約】【課題】 複数の検証対象、例えば、エレクトロマイグレーションと、ホットキャリア効果を個々に検証することによる設計作業の煩雑化を軽減する設計支援方法を提供することにある。【解決手段】 各検証対象に関する制限値を個別に用意する一方、これら制限値を合成することによって得られる合成制限値を使用して、全検証対象に対する信頼性検証を行う。具体的には、検証対象として、エレクトロマイグレーションとホットキャリア効果に適用して、これらエレクトロマイグレーションとホットキャリア効果に対する周波数制限値を同時的に検証できる。
Claim (excerpt)：
論理レベルであらわされた回路における信頼性をコンピュータを用いて検証する設計支援方法において、前記回路の信頼性を検証するための第1及び第2の検証因子を選択するステップと、前記第1及び第2の検証因子に関連した第1及び第2の制限値をそれぞれ設定するステップと、前記第1及び第2の制限値に基づいて、第1及び第2の検証因子に共通な合成制限値を設定するステップと、前記合成制限値を用いて、前記論理レベルであらわされた回路の信頼性を検証するステップとを有することを特徴とする設計支援方法。
IPC (2)：
G06F 17/50 ,  H01L 21/82
FI (2)：
G06F 15/60 666 S ,  H01L 21/82 C
F-Term (10)：
5B046AA08 ,  5B046BA03 ,  5B046BA04 ,  5B046DA04 ,  5B046JA01 ,  5F064BB35 ,  5F064CC09 ,  5F064DD32 ,  5F064DD50 ,  5F064EE60
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM