Pat

J-GLOBAL ID：200903010710588938

半導体装置及びその製造方法

Inventor： 西田 彰男 ,  中川 清和 ,  村上 英一 ,  宮尾 正信
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1993000656
Publication number (International publication number)：1993259077
Application date： Jan. 06, 1993
Publication date： Oct. 08, 1993
Summary：

【要約】【目的】無欠陥で熱的に安定であり、かつ格子不整合が大きい半導体結晶膜が基板となる半導体結晶上に形成された、ヘテロ構造を有する半導体装置及びその製造方法を提供すること。【構成】Si基板70に、面積が0.01μm2以上4μm2以下のメサ上部73又は幅が0.01μm以上1μm以下のストライプ状の凸部が設けられている。このメサ上部73に、Si基板70と格子定数が好ましくは0.5%以上異なる半導体結晶層をチャネル層71として設けた半導体装置。この半導体装置は、基板に凸部を形成し、分子線エピタキシー法を用いて半導体結晶層を形成する等の方法で形成できる。

Claim (excerpt)：

面積が0.01μm2以上4μm2以下の凸部又は幅が0.01μm以上1μm以下のストライプ状の凸部を有する半導体結晶基板及び該凸部上に設けられた、該半導体結晶基板と格子定数が異なる半導体結晶層を有することを特徴とする半導体装置。

IPC (6)：

H01L 21/20 ,  H01L 21/203 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 21/338 ,  H01L 29/812

FI (2)：

H01L 29/72 ,  H01L 29/80 H