Pat
J-GLOBAL ID：200903010891788313
高耐圧半導体装置およびその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997026997
Publication number (International publication number)：1998223896
Application date： Feb. 10, 1997
Publication date： Aug. 21, 1998
Summary：
【要約】【課題】 十分な精度でミクロンオーダの微細なpn繰返し構造を実現可能とすることにより、優れたオン電圧と降伏電圧さらに高速スイッチング特性を有する高耐圧半導体素子を提供する。【解決手段】 半導体基板の第1主面に配置された溝7aに挟まれる領域に、n型拡散領域1とp型拡散領域2とが形成されている。n型およびp型拡散領域1、2の第1主面側にはp型ウェル3が形成されている。このp型ウェル3内の第1主面には、ソースn+ 拡散領域5が形成されている。n型拡散領域1とソースn+ 拡散領域5とによって挟まれるp型ウェル3にゲート絶縁層8を介在して対向するようにゲート電極層9が形成されている。n型およびp型拡散領域1、2は、各々溝7aの側壁面から拡散された不純物密度分布を有している。
Claim (excerpt)：
互いに対向する第1および第2の主面を有し、かつ前記第1主面に設けられた複数の溝を有する半導体基板と、複数の前記溝のうち一方および他方の溝に挟まれる前記半導体基板の領域内の前記一方の溝の側壁面に形成された第1導電型の第1不純物領域と、前記一方および他方の溝に挟まれる前記領域内の前記他方の溝の側壁面に形成され、かつ前記第1不純物領域とpn接合を形成する第2導電型の第2不純物領域と、前記第1および第2不純物領域の前記第1主面側に形成された第2導電型の第3不純物領域と、前記第3不純物領域を挟んで前記第1不純物領域と対向するように前記第1主面および前記一方の溝の側壁面の少なくともいずれかに形成された第1導電型の第4不純物領域と、前記第1および第4不純物領域に挟まれる前記第3不純物領域とゲート絶縁層を介在して対向するゲート電極層とを備え、前記第1不純物領域は前記一方の溝の側壁面から拡散された不純物密度分布を有し、前記第2不純物領域は前記他方の溝の側壁面から拡散された不純物密度分布を有している、高耐圧半導体装置。
FI (2)：
H01L 29/78 653 B
, H01L 29/78 301 W
