Pat
J-GLOBAL ID：200903010927262909

半導体装置及びその製造方法

Inventor：
小瀧 浩

About 小瀧 浩

, 
森 由紀子

About 森 由紀子


Applicant, Patent owner：
シャープ株式会社

About シャープ株式会社


Agent (1)： 梅田 勝
Gazette classification：公開公報
Application number (International application number)：1994034424
Publication number (International publication number)：1995245396
Application date： Mar. 04, 1994
Publication date： Sep. 19, 1995
Summary：
【要約】【目的】 積み上げ拡散層を比較的低温で精度よく形成する。【構成】 シリコン基板101上にフィールド酸化膜102と第1のシリコン酸化膜104を含むゲート電極105を形成した後、多結晶シリコン膜108を形成し、化学的機械的研磨法により第1のシリコン酸化膜104が露出するまで研磨し、不要な多結晶シリコン膜を除去し、ゲート電極105端近傍での多結晶シリコン膜の厚みAが、その他の厚みBより厚くなっていることを特徴とする。【効果】 知チャンネル効果を抑止する。
Claim (excerpt)：
半導体基板の一主面上に素子分離領域と、ゲート絶縁膜と、ゲート電極と、該ゲート電極に近接して電気的に分離されて上記一主面に積み上げられた半導体層とを備え、上記ゲート電極端近傍での上記一主面から上記半導体層の表面までの高さが上記半導体層の中で最も高く、上記半導体層が上記素子分離領域まで延在し、上記半導体層が上記ゲート電極をゲートとするトランジスタのソース、ドレイン領域であることを特徴とする半導体装置。
FI (2)：
H01L 29/78 301 S ,  H01L 29/78 301
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (17)
  • 短チャネルMOS型トランジスタおよびその製造方法
    Gazette classification：公開公報   Application number：特願平4-203116   Applicant：ソニー株式会社
  • 特開平3-138930
  • 特開平3-138930
Show all

Return to Previous Page

TOP

BOTTOM