半導体集積回路及びその設計方法

Inventor：
Applicant, Patent owner：
Agent (1)：山下穣平
Gazette classification：公開公報
Application number (International application number)：1997115635
Publication number (International publication number)：1998308450
Application date： May. 06, 1997
Publication date： Nov. 17, 1998
Summary：

【要約】【課題】クロックラインの消費電力を抑えるゲーテッドクロック回路のクロック信号が供給されるフリップフロップ間の遅延時間差(スキュー)をなくすことができる回路及び設計方法を提供する。【解決手段】ルートバッファ11と該ルートバッファ11から順に分岐した複数段のバッファ12,13と、最終段多入力ゲート(NORゲート)20aおよび20bの組合せからなるクロックツリー構造を持つゲーテッドクロック回路であって、その接続関係は全セルの配置後に生成する。また、クロックラインに接続されるFF30a,30bを機能毎にクラスタリングした後、さらに配置が近傍のFF間でクラスタリングすることによって、各バッファ、多入力ゲートが駆動する負荷を一定にする。このように設計することによって、スキューをなくすことができる。

Claim (excerpt)：

クロックツリーにつながるフリップフロップ(FF)を有し、該フリップフロップの入力と前記クロックツリーを構成する最終段インバータの出力との間に多入力ゲートを設け、該多入力ゲートに、動作の必要な前記FFのみを選択してクロック信号を供給するべくセレクト信号を出力するセレクタ回路が接続されていることを特徴とする半導体集積回路。

IPC (3)：

H01L 21/82 , H01L 27/04 , H01L 21/822

FI (2)：

H01L 21/82 W , H01L 27/04 D

Patent cited by the Patent：

Cited by examiner (2)

特開平2-039559
半導体集積回路
Gazette classification：公開公報 Application number：特願平3-211486 Applicant：川崎製鉄株式会社

Return to Previous Page