Pat
J-GLOBAL ID:200903011127252839
マルチプロセッサ・ホスト上でのマルチプロセッサ・アドレス変換の効率のよいエミュレーションのための方法およびシステム
Inventor:
,
,
,
,
,
,
Applicant, Patent owner:
Agent (3):
坂口 博
, 市位 嘉宏
, 上野 剛史
Gazette classification:公開公報
Application number (International application number):2003302167
Publication number (International publication number):2004110812
Application date: Aug. 26, 2003
Publication date: Apr. 08, 2004
Summary:
【課題】 他のマルチプロセッシング・システムの仮想メモリ・アドレス指定を使用してエミュレートするときに、あるマルチプロセッシング・システムのメモリ・アドレス指定を効果的にマッピングすることができる方法および構造を提供すること。【解決手段】 ホスト・マルチプロセッサ・システムのオペレーティング・システムの仮想/実メモリ・マッピング・メカニズムを使用してターゲット・システムのメモリ・アドレス指定をエミュレートするための方法(およびシステム)は、ターゲット仮想メモリ・アドレスをシミュレート済みページ・テーブルに入力してホスト仮想メモリ・アドレスを入手するステップを含む。ターゲット・システムは、それが動作しているソフトウェアに認識されない。【選択図】 図10
Claim (excerpt):
ホスト・マルチプロセッサ・システムのオペレーティング・システムの仮想/実メモリ・マッピング・メカニズムを使用してターゲット・システムのメモリ・アドレス指定をエミュレートする方法において、
ターゲット仮想メモリ・アドレスをページ・テーブルに入力してホスト仮想メモリ・アドレスを入手するステップを具備し、
前記ターゲット・システムが、それが動作しているソフトウェアに認識されない方法。
IPC (2):
FI (5):
G06F12/10 553Z
, G06F12/10 505B
, G06F12/10 509Z
, G06F9/44 310A
, G06F9/44 310D
F-Term (2):
Patent cited by the Patent:
Cited by applicant (1)
Cited by examiner (60)
-
特開昭62-069339
-
特開昭62-069339
-
仮想計算機システム
Gazette classification:公開公報
Application number:特願平7-057902
Applicant:株式会社日立製作所, 日立コンピュータエンジニアリング株式会社
-
特開昭56-061083
-
特開昭56-061083
-
TLBエントリクリア方式
Gazette classification:公開公報
Application number:特願平3-336062
Applicant:日本電気株式会社
-
特開昭58-091572
-
特開昭58-091572
-
特開平2-048750
-
特開昭62-069339
-
特開昭56-061083
-
特開昭58-091572
-
特開平2-048750
-
マルチプロセッサコンピュ-タシステム及びその動作方法
Gazette classification:公開公報
Application number:特願平10-350661
Applicant:ディジタルイクイプメントコーポレイション
-
多数のオペレ-ティングシステムインスタンス及びソフトウェア制御式リソ-ス割り当てを伴うマルチプロセッサコンピュ-タア-キテクチャ
Gazette classification:公開公報
Application number:特願平11-043629
Applicant:ディジタルイクイプメントコーポレイション
-
仮想計算機システム及びその制御方法
Gazette classification:公開公報
Application number:特願平5-241041
Applicant:株式会社日立製作所
-
仮想計算機のアドレス変換装置及びアドレス変換方法
Gazette classification:公開公報
Application number:特願平3-165357
Applicant:株式会社日立製作所
-
特開平4-247528
-
特開平4-247528
-
特開平4-085642
-
特開平4-085642
-
特開平4-081951
-
特開平4-081951
-
特開平2-093952
-
特開平2-093952
-
特開平1-229334
-
特開平2-048750
-
特開平1-229334
-
特開平1-116849
-
特開昭63-308644
-
特開平1-116849
-
特開昭63-308644
-
特開昭62-222343
-
特開昭62-099844
-
特開昭62-222343
-
特開昭62-073346
-
特開昭62-099844
-
特開昭62-069338
-
特開昭62-073346
-
特開昭61-206057
-
特開昭62-069338
-
特開昭60-171552
-
特開昭61-206057
-
特開昭59-132483
-
特開昭60-171552
-
特開昭58-091571
-
特開昭59-132483
-
特開昭58-068285
-
特開昭58-091571
-
特開昭58-068285
-
特開昭57-212680
-
特開昭51-064344
-
特開昭57-212680
-
特開昭51-064344
-
特許第6339752号
-
特許第6339752号
-
特開昭62-069339
-
特開昭56-061083
-
特開昭58-091572
-
特開平2-048750
Show all
Article cited by the Patent:
Cited by examiner (4)
-
LOW-SYNCHRONIZATION TRANSLATION LOOKASIDE BUFFER CONSISTENCY ALGORITHM
-
LOW-SYNCHRONIZATION TRANSLATION LOOKASIDE BUFFER CONSISTENCY ALGORITHM
-
LOW-SYNCHRONIZATION TRANSLATION LOOKASIDE BUFFER CONSISTENCY ALGORITHM
-
LOW-SYNCHRONIZATION TRANSLATION LOOKASIDE BUFFER CONSISTENCY ALGORITHM
Show all
Return to Previous Page