Pat
J-GLOBAL ID：200903011244006083

半導体装置及び半導体装置の製造方法

Inventor：
谷口 文彦

About 谷口 文彦

, 
高島 晃

About 高島 晃


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：2000368910
Publication number (International publication number)：2002170906
Application date： Dec. 04, 2000
Publication date： Jun. 14, 2002
Summary：
【要約】【課題】本発明は半導体装置のパッケージを簡単な構造で形成し、積層して一体化することにより三次元構造の実装密度の向上を図ることのできる半導体装置及び半導体装置の製造方法を提供することを目的とする。【解決手段】上記の問題点を解決するために、ポスト18は、封止樹脂8内に配設され、一端を電極パターン10に接続され、他端を封止樹脂8の外周表面8aから露出するように配設されている。これにより、他の同型の半導体装置の外部端子と積層して一体化するように接続させることができ、三次元構造の実装密度の向上を図ることができる。
Claim (excerpt)：
半導体素子と、外部と接続する外部端子と、前記半導体素子を第1の面に搭載し、前記第1の面と反対側の面に外部端子を設け、前記半導体素子と前記外部端子とを電気的に接続するインターポーザと、該インターポーザの第1の面を封止する樹脂とを有する半導体装置であって、前記外部端子と電気的に接続する第1の接続部と、前記樹脂の外周表面に露出する第2の接続部とを有し、前記樹脂に内設されている配線を有することを特徴とする半導体装置。
IPC (7)：
H01L 23/12 501 ,  H01L 21/56 ,  H01L 23/28 ,  H01L 23/29 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
FI (5)：
H01L 23/12 501 W ,  H01L 21/56 T ,  H01L 23/28 A ,  H01L 23/36 A ,  H01L 25/08 Z
F-Term (12)：
4M109AA01 ,  4M109BA03 ,  4M109CA21 ,  4M109DA10 ,  4M109DB02 ,  4M109GA05 ,  5F036AA01 ,  5F036BB01 ,  5F036BE01 ,  5F061AA01 ,  5F061BA03 ,  5F061CA21
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM