Pat

J-GLOBAL ID：200903011696372559

マイクロエレクトロニク構造および形成方法

Inventor： シン - プー イエング ,  ケリー ジェイ.テイラー ,  アミタバ チャッタージー
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997204903
Publication number (International publication number)：1998074755
Application date： Jul. 30, 1997
Publication date： Mar. 17, 1998
Summary：

【要約】【課題】 HSQを集積回路構造内へ集積する改良された方法および、特に多層配線を必要とする、過程を提供する。【解決手段】 配線14が最初に基板10上にパターン化されエッチングされる。ヒドロジンシルセスキオキサン(HSQ)等の低k材料がウエーハ表面を横切してスピンコートされ配線間の領域を埋める。SiO2 20等のキャッピング層が低k材料の頂部に形成される。次に、HSQが加熱硬化される。次に、薄いSiO2 平坦化層22を形成して平坦化することができる。別の実施例では、HSQおよびSiO2 プロセスステップを繰り返して多層HSQとすることができる。

Claim (excerpt)：

マイクロエレクトロニク構造の形成方法であって、該方法は、(イ)半導体基板を設けるステップと、(ロ)前記基板上にヒドロジンシルセスキオキサン層を形成するステップと、(ハ)前記ヒドロジンシルセスキオキサン層にキャッピング層を形成するステップと、(ニ)ヒドロジンシルセスキオキサン層を炉で硬化するステップと、からなる方法。

IPC (2)：

H01L 21/316 ,  H01L 21/768

FI (3)：

H01L 21/316 G ,  H01L 21/90 S ,  H01L 21/90 Q

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平6-030667   Applicant：日本電気株式会社
• 多層配線形成法
  Gazette classification：公開公報   Application number：特願平7-201590   Applicant：ヤマハ株式会社
• 積層低誘電率技術
  Gazette classification：公表公報   Application number：特願平8-514582   Applicant：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド