Pat

J-GLOBAL ID：200903011845513667

PLL回路

Inventor： 西村 佳壽子 ,  岩田 徹
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外7名)
Gazette classification：公開公報
Application number (International application number)：2001029204
Publication number (International publication number)：2002232290
Application date： Feb. 06, 2001
Publication date： Aug. 16, 2002
Summary：

【要約】【課題】 入出力の位相関係を補償したPLL回路を構成する。【解決手段】 入力された基準信号に同期した出力信号を生成するように、基準信号と被比較信号との位相比較結果に基づいて前記出力信号を生成するための位相比較器1、チャージポンプ2、ローパスフィルタ(LPF)3、電圧制御発振器(VCO)4に加えて、VCO4の出力を分周して被比較補助信号とする分周器5と、基準信号と被比較補助信号との位相を比較して位相オフセットを検出し、この位相オフセットに相当する第1及び第2の遅延制御信号を生成する位相オフセット検出用位相比較器6と、第1の遅延制御信号によって被比較補助信号に遅延を付加して前記被比較信号とする第1の遅延要素7と、第2の遅延制御信号によってVCO4の出力に遅延を付加して前記出力信号とする第2の遅延要素8と、分周器5に相当する遅延を前記出力信号に付加する分周器ダミー9とを設ける。

Claim (excerpt)：

入力された基準信号に同期した出力信号を生成するためのPLL回路であって、前記基準信号と被比較信号との位相を比較するための位相比較器と、前記位相比較器の出力から制御電圧を生成するためのチャージポンプと、前記制御電圧を平滑化するためのローパスフィルタと、前記平滑化された制御電圧に応じた周波数を持つ出力を生成するための電圧制御発振器(VCO)と、前記基準信号と前記VCOの出力との位相を比較して位相オフセットを検出するとともに、前記位相オフセットに相当する第1及び第2の遅延制御信号を生成するための位相オフセット検出用位相比較器と、前記第1の遅延制御信号によって前記VCOの出力に遅延を付加して前記被比較信号とするための第1の遅延要素と、前記第2の遅延制御信号によって前記VCOの出力に遅延を付加して前記出力信号とするための第2の遅延要素とを備えたことを特徴とするPLL回路。

IPC (3)：

H03L 7/087 ,  H03L 7/093 ,  H03L 7/08

FI (3)：

H03L 7/08 P ,  H03L 7/08 E ,  H03L 7/08 K

F-Term (14)：

5J106AA04 ,  5J106CC01 ,  5J106CC24 ,  5J106CC30 ,  5J106CC38 ,  5J106CC52 ,  5J106CC58 ,  5J106DD32 ,  5J106GG01 ,  5J106GG10 ,  5J106HH01 ,  5J106HH02 ,  5J106KK06 ,  5J106KK25

Patent cited by the Patent：

Cited by examiner (1)

• PLL回路
  Gazette classification：公開公報   Application number：特願平9-359376   Applicant：松下電器産業株式会社