半導体基板及びその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：佐藤一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995193840
Publication number (International publication number)：1997045882
Application date： Jul. 28, 1995
Publication date： Feb. 14, 1997
Summary：

【要約】【目的】 SOIウェーハに発生する反りを大幅に低減することができる半導体基板及びその製造方法を提供する。【構成】 SOIウェーハを構成することとなる2枚のシリコンウェーハにそれぞれ形成する酸化膜の厚さを異なったものとする。反りをより低減するためには、研摩加工され半導体素子が形成され活性層となるシリコンウェーハの酸化膜を他方より厚く形成する。逆に、研摩加工されない方のシリコンウェーハの酸化膜を厚く形成しても良い。この構成により、SOIウェーハに発生する反りを大幅に低減することができる。

Claim (excerpt)：

第1のシリコンウェーハの少なくとも一方の面に第1の厚さの酸化膜を、第2のシリコンウェーハの少なくとも一方の面に前記第1の厚さと異なる第2の厚さの酸化膜をそれぞれ形成する酸化膜形成工程と、前記第1の厚さの酸化膜が形成された前記第1のシリコンウェーハと前記第2の厚さの酸化膜が形成された前記第2のシリコンウェーハとを、前記第1の厚さの酸化膜及び前記第2の厚さの酸化膜を介して、直接接着法により張り合わせる接着工程と、前記第1のシリコンウェーハを所定の厚さに研摩加工する研摩加工工程とを備えたことを特徴とする半導体基板の製造方法。

IPC (4)：

H01L 27/12 , H01L 21/02 , H01L 21/304 321 , H01L 21/316

FI (4)：

H01L 27/12 B , H01L 21/02 B , H01L 21/304 321 M , H01L 21/316 S

Patent cited by the Patent：

Cited by examiner (3)

半導体基板及びその製造方法
Gazette classification：公開公報 Application number：特願平4-030472 Applicant：富士通株式会社
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平4-013869 Applicant：富士通株式会社
絶縁分離基板及びその製造方法
Gazette classification：公開公報 Application number：特願平7-148849 Applicant：株式会社デンソー

Return to Previous Page