Pat

J-GLOBAL ID：200903012007626650

チップ サイズ パッケージとその製造方法及びセカンド レヴェル パッケージング

Inventor： 加藤 猛 ,  徳田 正秀 ,  柳生 正義 ,  結城 文夫 ,  中西 敬一郎 ,  以頭 博之 ,  西向井 忠彦 ,  藤田 祐治
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1995213176
Publication number (International publication number)：1997064236
Application date： Aug. 22, 1995
Publication date： Mar. 07, 1997
Summary：

【要約】【目的】 本発明はチップ サイズ パッケージに関し、特に高密度且つ高信頼な接続と低コスト生産に好適なパッケージング技術を提供する。【構成】 チップ(10)を同じサイズのラミネート配線基板(20)へダイレクト スルー ホール(30)によりフリップ チップ接続し、両者のギャップをアンダーフィル(40)で埋め、配線(21〜24)とヴァイア ホール(31)を介して外部端子(50)へ接続し、開口(61)を除いてエンカプラント(60)により被覆する。【効果】 チップ接続と端子の高密度エリア アレイ接続が可能になり、低誘電率化と内部配線長の短縮によりディレイとノイズが削減され、アンダーフィルとエンカプスラントにより耐応力、耐湿信頼性が向上する。

Claim (excerpt)：

接続パッドを有する集積回路チップと、配線とヴァイア/スルー ホールを有し、前記集積回路チップに実効的に等しいエリア サイズを有するラミネート配線基板と、前記接続パッドから直接的に前記配線へ接続される前記ヴァイア/スルー ホールからなるフリップ チップ コネクションと、前記集積回路チップと前記ラミネート配線基板のギャップを充満するアンダーフィルと、前記配線または前記ヴァイア/スルー ホールを介在し、前記フリップ チップ コネクションへ相互接続される外部端子と、前記外部端子の位置に開口を有し、前記ラミネート配線基板を保護するエンカプスラントと、を有することを特徴とするチップ サイズ パッケージ。

Patent cited by the Patent：

Cited by examiner (2)

• 半導体素子及び樹脂封止型半導体装置
  Gazette classification：公開公報   Application number：特願平5-169637   Applicant：ソニー株式会社
• 特開昭63-313846