Pat
J-GLOBAL ID：200903012365712178

PDP表示装置

Inventor：
大田原 正幸

About 大田原 正幸


Applicant, Patent owner：
株式会社富士通ゼネラル

About 株式会社富士通ゼネラル


Gazette classification：公開公報
Application number (International application number)：1997023646
Publication number (International publication number)：1998222123
Application date： Feb. 06, 1997
Publication date： Aug. 21, 1998
Summary：
【要約】【課題】 階調表示を行う各サブフィールド毎に予備放電を行うPDPで発色良く表示する技術を提供する。【解決手段】 ディジタル映像信号S1を1フィールド分フィールドメモリ9に記憶し、ディジタル映像信号の2進桁数のサブフィールドSF1、SF2、・・SF8に分割して、PDP駆動回路1によりXドライバ、Y1ドライバを駆動して、PDP4に階調表示する。各サブフィールドSF1、SF2、・・の最初の部分では予備放電を行う。桁検出回路7では、ディジタル映像信号S1の各桁毎にRGB3原色の論理和を求め、その出力により各桁の信号が全て0となるか否かを検出する。桁検出回路7の出力を放電シーケンス制御回路8に入力して、これによりPDP駆動回路1を制御し映像信号が全て信号無しの桁に対応するサブフィールドの予備放電は行わないようにする。
Claim (excerpt)：
表示するディジタル映像信号の1フィールドを同映像信号の2進数の各桁に対応するサブフィールドに分割し、同サブフィールド毎に予備放電を行った後に各桁に対応する放電をして階調表示を行うPDP(プラズマディスプレイパネル)表示装置において、各サブフィールド毎の予備放電を行う範囲毎に同映像信号の各桁の信号の有無を判断し、同桁が全て信号無しの範囲では予備放電を行わないようにすることを特徴とするPDP表示装置。
IPC (2)：
G09G 3/28 ,  H04N 5/66 101
FI (2)：
G09G 3/28 K ,  H04N 5/66 101 C
Patent cited by the Patent：
Cited by applicant (6)
Show all
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM