Pat
J-GLOBAL ID：200903012368807803
半導体装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999161251
Publication number (International publication number)：2000349143
Application date： Jun. 08, 1999
Publication date： Dec. 15, 2000
Summary：
【要約】【課題】 分離絶縁膜となる埋め込み絶縁膜の堆積状態を考慮して、素子形成領域凸部占有率が計画的に決定されて配置されたダミーパターンを有する半導体装置を提供する。【解決手段】 所定セル領域6内部に形成されるダミーパターン5の凸部占有率を、複数の所定セル領域6を含む複数の所定領域それぞれに形成される、素子形成領域の凸部占有率の最大値と略同等、または、平均値と略同等とする。
Claim (excerpt)：
半導体基板に素子分離領域によって分離形成された素子形成領域パターンと、前記素子分離領域に形成されたダミーパターンとを備え、所定領域を前記素子形成領域パターンが占有する素子形成領域パターン凸部占有率に対する、前記所定領域を複数に区切る所定セル領域内を前記ダミーパターンが占有するダミーパターン凸部占有率の比が、所定の値になるように設定された、半導体装置。
F-Term (11)：
5F032AA35
, 5F032AA44
, 5F032AA63
, 5F032AA77
, 5F032AA84
, 5F032BA02
, 5F032CA03
, 5F032CA17
, 5F032DA04
, 5F032DA33
, 5F032DA78
