Pat

J-GLOBAL ID：200903012425541033

半導体装置の製造方法およびシリコン基板

Inventor： 伊藤 信哉
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996074095
Publication number (International publication number)：1997266206
Application date： Mar. 28, 1996
Publication date： Oct. 07, 1997
Summary：

【要約】【課題】3層以上の配線層を有する半導体装置の製造に関して、製造装置に依存せずかつ特殊な層間膜工程を用いることなくシリコン基板の反りを所定値以下に抑えることが可能な半導体装置の製造方法及びこれに用いられるシリコン基板を提供する。【解決手段】シリコン基板1の厚さをT、直径をDとし、配線層数をnとして、T(単位:μm)≧62.4×D(単位:インチ)×[1.6(n-1)+1.0]1/2 を満足する厚さのシリコン基板を用いて半導体装置を製造する。

Claim (excerpt)：

3層以上の配線層を有する多層配線構造を設けた半導体装置の製造方法において、用いるシリコン基板の厚さをT、直径をDとし、配線層数をnとして、T(単位:μm)≧62.4×D(単位:インチ)×[1.6(n-1)+1.0]1/2を満足する厚さの前記シリコン基板を用いることを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3205 ,  H01L 23/538

FI (2)：

H01L 21/88 Z ,  H01L 23/52 A

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-007246   Applicant：松下電器産業株式会社
• 特開昭60-062107