Pat
J-GLOBAL ID：200903013262288030

メモリ装置

Inventor：
神 好人

About 神 好人


Applicant, Patent owner：
日本電信電話株式会社

About 日本電信電話株式会社


Agent (3)： 山川 政樹 ,  黒川 弘朗 ,  山川 茂樹
Gazette classification：公開公報
Application number (International application number)：2007016128
Publication number (International publication number)：2008182157
Application date： Jan. 26, 2007
Publication date： Aug. 07, 2008
Summary：
【課題】安定した状態でより高密度に記憶保持が行える超伝導デジタル回路用のメモリ装置を実現する。【解決手段】ジョセフソン接合JJ1,JJ2,JJ3,JJ4,JJ5、コイルL12,L23,L34,L45、抵抗R1,R2,R3(=RM),R4,R5、電圧端子T1,T2,T3,T4,T5を備え、所定の電圧が印可される電圧端子T3とコイルL23及びコイルL34の間の接続ノード(第2接続ノード)との間に抵抗RM(第2抵抗)が接続し、この接続ノードにジョセフソン接合JJ3(第3ジョセフソン接合)が接続している。ジョセフソン接合JJ3は、接続ノードと接地との間に接続されている。【選択図】 図1
Claim (excerpt)：
入力端子及び出力端子と、 前記入力端子と出力端子との間に直列に接続する第1コイル及び第2コイルと、 所定の電圧が印可される第1電圧端子と前記入力端子及び前記第1コイルの間の第1接続ノードとの間に接続する第1抵抗と、 前記第1接続ノードに接続する第1ジョセフソン接合と、 所定の電圧が印可される第2電圧端子と前記第1コイル及び前記第2コイルの間の第2接続ノードとの間に接続する第2抵抗と、 前記第2接続ノードに接続する第2ジョセフソン接合と、 所定の電圧が印可される第3電圧端子と前記第2コイル及び前記出力端子の間の第3接続ノードとの間に接続する第3抵抗と、 前記第3接続ノードに接続する第3ジョセフソン接合と を少なくとも備え、 前記第2抵抗は、少なくとも第1金属,第2金属を含んだ金属酸化物層から構成され、 前記金属酸化物層は、印加された電気信号により抵抗値が変化する ことを特徴とするメモリ装置。
IPC (2)：
H01L 39/22 ,  H03K 19/195
FI (2)：
H01L39/22 B ,  H03K19/195
F-Term (11)：
4M113AA08 ,  4M113AA18 ,  4M113AA25 ,  4M113AC03 ,  4M113AC06 ,  4M113AD32 ,  4M113BA01 ,  4M113BA04 ,  4M113BB08 ,  4M113CA35 ,  5J042AA04
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM