Pat

J-GLOBAL ID：200903013346115734

半導体装置およびその製造方法

Inventor： 藤井 卓哉
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 岩佐 義幸
Gazette classification：公開公報
Application number (International application number)：1999327103
Publication number (International publication number)：2001144171
Application date： Nov. 17, 1999
Publication date： May. 25, 2001
Summary：

【要約】【課題】 ダミーパターンが大きい場合は、平坦化が困難であり、ダミーパターンが小さい場合は、データ量が多くなって時間がかかるという問題を同時に解決する。【解決手段】 シャロートレンチアイソレーションを採用するプロセスで、Pウェル3とNウェル4の内側にはダミーパターン小2を形成し、Pウェル3とNウェル4の外側には大きなダミーパターン大1を形成する。

Claim (excerpt)：

シャロートレンチアイソレーションを採用するプロセスで、フィールドのダミーパターンを配置する場合に、ウェルの内側には小さいダミーパターンを配置し、ウェルの外側には大きいダミーパターンを配置することを特徴とする半導体装置の製造方法。

F-Term (9)：

5F032AA34 ,  5F032AA44 ,  5F032BA01 ,  5F032BA02 ,  5F032CA03 ,  5F032CA17 ,  5F032CA20 ,  5F032DA33 ,  5F032DA78

Patent cited by the Patent：

Cited by applicant (1)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平10-293426   Applicant：三菱電機株式会社

Cited by examiner (1)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平10-293426   Applicant：三菱電機株式会社