Pat
J-GLOBAL ID：200903013597142781

ヘテロ接合電界効果トランジスタ

Inventor：
河合 弘治

About 河合 弘治

, 
今永 俊治

About 今永 俊治

, 
小林 俊雅

About 小林 俊雅


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 杉浦 正知
Gazette classification：公開公報
Application number (International application number)：1997142221
Publication number (International publication number)：1998335637
Application date： May. 30, 1997
Publication date： Dec. 18, 1998
Summary：
【要約】 (修正有)【課題】 ゲート耐圧を十分に高く維持しながら、ソース抵抗の大幅な低減により高性能化が可能なヘテロ接合電界効果トランジスタを提供する。【解決手段】 C面サファイア基板1上に、バッファ層を介して、アンドープGaN層2、アンドープAl0.3 Ga0.7 N層3、アンドープGaNチャネル層4、アンドープAl0.15Ga0.85Nスペーサ層5、n型Al0.15Ga0.85N電子供給層6、傾斜組成アンドープAlz Ga1-z N障壁層7およびn型Al0.06Ga0.94Nコンタクト層8を順次積層し、n型Al0.06Ga0.94Nコンタクト層8上にゲート電極9、ソース電極10およびドレイン電極11を設け、AlGaN/GaN HEMTを構成する。傾斜組成アンドープAlz Ga1-z N障壁層7のAl組成zはn型Al0.15Ga0.85N電子供給層6からn型Al0.06Ga0.94Nコンタクト層8に向かって0.15から0.06まで連続的に減少させる。
Claim (excerpt)：
電子走行層と、上記電子走行層上の電子供給層と、上記電子供給層上の障壁層と、上記障壁層上のコンタクト層とを有するヘテロ接合電界効果トランジスタにおいて、ソース電極の直下における上記障壁層の伝導帯の下端のエネルギーが上記電子供給層から上記コンタクト層に向かって連続的に減少していることを特徴とするヘテロ接合電界効果トランジスタ。
IPC (3)：
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
Patent cited by the Patent：
Cited by examiner (19)
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平3-202801   Applicant：富士通株式会社
  • 特開昭59-124771
  • 特開平1-162367
Show all

Return to Previous Page

TOP

BOTTOM