Pat
J-GLOBAL ID：200903013984991096

半導体メモリデバイスおよびその製造方法

Inventor：
ゲオルク テンペル

About ゲオルク テンペル


Applicant, Patent owner：
シーメンス アクチエンゲゼルシヤフト

About シーメンス アクチエンゲゼルシヤフト


Agent (1)： 富村 潔
Gazette classification：公開公報
Application number (International application number)：1996124111
Publication number (International publication number)：1996340092
Application date： Apr. 22, 1996
Publication date： Dec. 24, 1996
Summary：
【要約】【課題】 相応に高い信頼性および品質において従来からのDRAM回路にほぼ比較可能な集積密度を有する強誘電性のメモリキャパシタンスを有する半導体メモリデバイスを提供する。【解決手段】 選択トランジスタ3に対応付けられまた強誘電性の誘電体13を有するメモリコンデンサ9が基板表面の平面21に向かって突出している配置を有し、また強誘電性の誘電体13を有するメモリコンデンサ9が選択トランジスタ3の第2の電極端子6まで達するトレンチ18の内側に配置されている。
Claim (excerpt)：
半導体基板の上に配置された多数のメモリセル(1)を有しその各々が半導体基板の表面に対してほぼ平行に延びている平面(21)のなかに配置されまたそれぞれゲート端子(8)ならびに第1の電極端子(5)および第2の電極端子(6)を有する選択トランジスタ(3)と、選択トランジスタ(3)に対応付けられまたこの選択トランジスタにより駆動可能で強誘電性の誘電体(13)ならびに第1のコンデンサ電極(11)および第2のコンデンサ電極(12)を有するメモリコンデンサ(9)とを有し、その際に選択トランジスタ(3)の各ゲート端子(8)が半導体メモリデバイスのワード線(7)と、選択トランジスタ(3)の各第1の電極端子(5)がビット線(4)と、またメモリコンデンサ(9)の各第1のコンデンサ電極(11)が導電性材料から成る共通の導体層(10)と接続されている半導体メモリデバイスにおいて、選択トランジスタ(3)に対応付けられまた強誘電性の誘電体(13)を有するメモリコンデンサ(9)が基板表面の平面(21)に向かって突出している配置を有し、また強誘電性の誘電体(13)を有するメモリコンデンサ(9)が選択トランジスタ(3)の第2の電極端子(6)まで達するトレンチ(18)の内側に配置されていることを特徴とする半導体メモリデバイス。
IPC (5)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451
FI (4)：
H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 621 C
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM