Pat
J-GLOBAL ID:200903014220707535
半導体装置及びその製造方法
Inventor:
,
,
Applicant, Patent owner:
Agent (8):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
Gazette classification:公開公報
Application number (International application number):2006038249
Publication number (International publication number):2007220808
Application date: Feb. 15, 2006
Publication date: Aug. 30, 2007
Summary:
【課題】 ファセットに起因した特性の悪化を防止することが可能な半導体装置を提供する。【解決手段】 素子分離領域12と、素子分離領域によって規定された半導体素子領域11であって、チャネル形成部11aと、素子分離領域とチャネル形成部との間に形成された凹部とを有する半導体素子領域11と、凹部に形成されたエピタキシャル半導体部19と、を備え、半導体素子領域は、素子分離領域とエピタキシャル半導体部との間に壁部11bを有する。【選択図】 図12
Claim (excerpt):
素子分離領域と、
前記素子分離領域によって規定された半導体素子領域であって、チャネル形成部と、前記素子分離領域と前記チャネル形成部との間に形成された凹部とを有する半導体素子領域と、
前記凹部に形成されたエピタキシャル半導体部と、
を備え、
前記半導体素子領域は、前記素子分離領域と前記エピタキシャル半導体部との間に壁部を有する
ことを特徴とする半導体装置。
IPC (5):
H01L 29/78
, H01L 21/28
, H01L 21/823
, H01L 27/092
, H01L 29/786
FI (8):
H01L29/78 301S
, H01L21/28 301D
, H01L21/28 301S
, H01L29/78 301N
, H01L27/08 321C
, H01L27/08 321E
, H01L29/78 616V
, H01L29/78 616T
F-Term (99):
4M104AA01
, 4M104BB01
, 4M104BB21
, 4M104CC01
, 4M104CC05
, 4M104DD04
, 4M104DD84
, 4M104FF14
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F048AA08
, 5F048AC03
, 5F048AC04
, 5F048BA14
, 5F048BA16
, 5F048BB06
, 5F048BB07
, 5F048BB08
, 5F048BB12
, 5F048BC01
, 5F048BC05
, 5F048BC15
, 5F048BC18
, 5F048BD00
, 5F048BF06
, 5F048BG13
, 5F048DA19
, 5F048DA25
, 5F048DA27
, 5F048DA30
, 5F048DB01
, 5F048DB06
, 5F110AA01
, 5F110AA02
, 5F110AA06
, 5F110AA30
, 5F110BB04
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE05
, 5F110EE09
, 5F110EE14
, 5F110EE31
, 5F110GG02
, 5F110GG12
, 5F110HJ01
, 5F110HJ13
, 5F110HJ21
, 5F110HJ23
, 5F110HK05
, 5F110HM02
, 5F110HM07
, 5F110HM15
, 5F110NN02
, 5F110NN24
, 5F110NN62
, 5F110QQ11
, 5F140AA05
, 5F140AA12
, 5F140AA21
, 5F140AA24
, 5F140AB03
, 5F140AC01
, 5F140AC28
, 5F140AC36
, 5F140BA01
, 5F140BF04
, 5F140BF11
, 5F140BF18
, 5F140BG09
, 5F140BG12
, 5F140BG14
, 5F140BG22
, 5F140BG34
, 5F140BG39
, 5F140BG54
, 5F140BH05
, 5F140BH06
, 5F140BH07
, 5F140BH14
, 5F140BH27
, 5F140BJ01
, 5F140BJ03
, 5F140BJ08
, 5F140BK03
, 5F140BK08
, 5F140BK09
, 5F140BK12
, 5F140BK13
, 5F140BK15
, 5F140BK16
, 5F140BK18
, 5F140BK21
, 5F140BK34
, 5F140CB04
, 5F140CC08
, 5F140CF04
Patent cited by the Patent:
Cited by applicant (1)
Cited by examiner (9)
-
半導体装置とその製造方法、及び半導体装置の評価方法
Gazette classification:公開公報
Application number:特願2004-187053
Applicant:富士通株式会社
-
特開昭63-153863
-
特開昭63-153863
-
特開昭59-227137
-
特開昭62-120017
-
エピタキシャル薄膜の形成方法
Gazette classification:公開公報
Application number:特願2002-045822
Applicant:三菱電機株式会社
-
半導体基板の製造方法
Gazette classification:公開公報
Application number:特願2003-131361
Applicant:松下電器産業株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願2005-046573
Applicant:富士通株式会社
-
ソース/ドレイン部分絶縁部を有する電界効果トランジスタ、および、その製造方法
Gazette classification:公表公報
Application number:特願2004-542177
Applicant:インフィネオンテクノロジーズアクチエンゲゼルシャフト
Show all
Return to Previous Page