Pat

J-GLOBAL ID：200903014333447670

不揮発性半導体記憶装置及びその使用方法

Inventor： 澤田 喜久三
Applicant, Patent owner： 新日本製鐵株式会社
Agent (1)： 國分 孝悦
Gazette classification：公開公報
Application number (International application number)：1993122013
Publication number (International publication number)：1994309886
Application date： Apr. 26, 1993
Publication date： Nov. 04, 1994
Summary：

【要約】【目的】 電気的に書き換えが可能な不揮発性半導体記憶装置において、ビット単位での書き換え及びブロック単位での書き換えの両方を可能とする。【構成】 マトリクス状のメモリセルMBLK、列デコーダ、行デコーダ、マルチプレクサMPX、データ入力バッファDIB、センスアンプSAMP、メモリセルソース線制御回路ASCNT等を有しており、消去時、例えば、選択したワード線WL0に12V、メモリセルソース線ASに5V、選択したビット線BL0に0Vを印加することにより、ビット単位での消去を行い、例えば、選択したワード線WL0に8V、ビット線、メモリセルソース線AS及び基板に-10Vを印加することにより、ワード線単位若しくはブロック単位での消去を行う。

Claim (excerpt)：

電気的に書き換えが可能な不揮発性半導体記憶装置において、半導体基板上に行列状に配置された複数のメモリセルと、これらの複数のメモリセルに電気的に接続された複数の行線と、前記複数のメモリセルに電気的に接続された複数の列線と、前記複数のメモリセルに電気的に接続された少なくとも1本のメモリセルソース線と、少なくとも1個の電源電圧入力端子と、少なくとも1個の接地電圧入力端子と、アドレスバッファ回路と、行デコード回路と、列デコード回路と、データ線と、前記行デコード回路を制御入力とし、前記データ線と前記複数の行線とに接続されたマルチプレクサ回路と、前記データ線を出力とするデータ入力回路と、前記データ線を入力とするセンスアンプ回路と、出力データ回路と、前記メモリセルソース線に接続されたメモリセルソース線制御回路とを有することを特徴とする不揮発性半導体記憶装置。

IPC (2)：

G11C 16/06 ,  H01L 27/115

FI (2)：

G11C 17/00 309 C ,  H01L 27/10 434

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-158777
  
• 特開平3-219496
  
• 不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平4-149539   Applicant：富士通株式会社