Pat

J-GLOBAL ID：200903014825224080

2層構造の銅拡散防止膜の形成方法

Inventor： ソウン スーン チュン ,  チョン ウーク パク ,  ドン ウォン キム ,  ウォン ジュン リー ,  サ キュン ラ ,  セウン ユン リー ,  キュン イル リー
Applicant, Patent owner： エルジー セミコン カンパニー リミテッド
Agent (1)： 笹島 富二雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996339315
Publication number (International publication number)：1997186157
Application date： Dec. 19, 1996
Publication date： Jul. 15, 1997
Summary：

【要約】【課題】本発明は、半導体製造時の基板と銅配線用銅膜間に2層構造の障壁金属を銅拡散防止膜として形成し、銅の拡散性を良好に抑制し得る2層構造の銅拡散防止膜形成方法を提供しようとするものである。【解決手段】半導体素子の製造時に基板100と銅配線用銅膜106間で、第1障壁金属層102を形成し、次いで、該第1障壁金属層102上に銅合金の第2障壁金属層104を積層形成する。

Claim (excerpt)：

銅の拡散を抑制する2層構造の銅拡散防止膜を形成する方法であって、前記基板と銅膜間で、第1障壁金属層を形成し、次いで、該第1障壁金属層上に銅合金材質の第2障壁金属層を形成することを特徴とする2層構造の銅拡散防止膜の形成方法。

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平6-026672   Applicant：日本電気株式会社