Pat
J-GLOBAL ID:200903015027660692

半導体集積回路

Inventor:
Applicant, Patent owner:
Agent (1): 玉村 静世
Gazette classification:公開公報
Application number (International application number):1996138112
Publication number (International publication number):1997120675
Application date: May. 31, 1996
Publication date: May. 06, 1997
Summary:
【要約】【課題】 センスアンプに供給される電源電圧が高い場合にも過剰なオーバドライブを防止する。【解決手段】 制御回路(TG)は、センスアンプの活性化タイミングにおいて、最初活性化された第1の制御信号(φSA1B)にて電源電圧(VDD)を動作電源として供給し、次いで活性化された第2の制御信号(φSA2B)にて前記電源電圧よりもレベルの低い降圧電圧(VDL)をその動作電源として供給する、オーバドライブ技術を採用するとき、第1の制御信号の活性化から第2の制御信号の活性化までのオーバドライブ時間を規定する遅延手段(12)として電源電圧(VDD)を動作電源とするインバータを採用し、遅延回路の遅延時間に、電源電圧に対する負の依存性を持たせる。
Claim (excerpt):
相補信号線の電位差を増幅する差動増幅回路と、前記差動増幅回路の動作電源として第1の駆動電圧を供給する第1の駆動制御信号を形成すると共に、第1の駆動制御信号が活性化された後に当該第1の駆動制御信号が非活性化されるのに呼応して活性化され前記第1の駆動電圧よりもレベルの低い第2の駆動電圧を前記差動増幅回路の動作電源として供給させる第2の駆動制御信号を形成する制御回路とを供え、前記制御回路は、第1の駆動制御信号が活性化されている期間を規定する遅延回路を含み、前記遅延回路は、前記第1の駆動電圧を動作電源として受けるインバータ回路を含み、前記第1の駆動制御信号が活性化されている期間が前記第1の駆動電圧に対して負の依存性を有することを特徴とする半導体集積回路。
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page