Pat
J-GLOBAL ID：200903015491954194
半導体記憶装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1994226661
Publication number (International publication number)：1996097305
Application date： Sep. 21, 1994
Publication date： Apr. 12, 1996
Summary：
【要約】【目的】室温において低電圧で動作することができ、リフレッシュが不要で、かつ、書き替え回数に制限の無い半導体記憶装置を提供する。【構成】半導体基板上にに形成された第1のゲート電極上に、トンネル現象が可能な極めて薄い絶縁膜と、上記第1のゲート電極より膜厚が小さい第2のゲート電極を、複数回 交互に積層し、さらに、これらの積層体の側壁上に絶縁膜を介して第3のゲート電極を設ける。【効果】電子数を1個単位で制御することが可能で、低電圧で動作し、消費電力が極めて少なく、しかも、フレッシュが不要な半導体記憶装置が実現される。
Claim (excerpt)：
第1導電型を有する半導体基板の表面領域内に所定の間隔を介して互いに離間して形成された、上記第1導電型とは逆の第2導電型を有する不純物拡散層と、隣接する当該不純物拡散層の間の上記半導体基板の表面上に第1の絶縁膜を介して形成された第1のゲート電極と、当該第1のゲート電極上に交互に複数回積層された第2の絶縁膜および第2のゲート電極と、上記第1および第2のゲート電極と上記第2の絶縁膜の側壁上に第3の絶縁膜を介して形成された第3のゲート電極を具備することを特徴とする半導体記憶装置。
IPC (4)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 29/78
H01L 29/78 371
, H01L 29/78 301 M
, H01L 29/78 301 G
