Pat

J-GLOBAL ID：200903015647920228

定電圧発生回路及び半導体記憶装置

Inventor： 丹沢 徹 ,  梅沢 明 ,  高野 芳徳
Applicant, Patent owner： 株式会社東芝
Agent (1)： 伊丹 勝
Gazette classification：公開公報
Application number (International application number)：2002246790
Publication number (International publication number)：2003162897
Application date： Aug. 27, 2002
Publication date： Jun. 06, 2003
Summary：

【要約】【課題】 定電圧発生回路において、電源電圧Vccが低下しても、出力電圧Voを高く保つ。また、半導体記憶装置において、読出し電流と参照電流との間のマージンを十分な大きさに保つことができ大きな読出し速度を維持する。【解決手段】 定電圧発生回路1 ́は、定電流発生回路10と、定電流発生回路40と、定電圧出力部30とを備えている。定電流発生回路10は、定電圧出力部30はダイオード接続されたnMOSトランジスタn5を備えており、第3の電流経路14と接続されている。トランジスタn5のドレイン電圧が出力電圧として出力される。また、半導体記憶装置では、複数のビット線のうち隣接するビット線同士は、それぞれ複数のデータ線のうち互いに隣接していないデータ線に接続される。

Claim (excerpt)：

第1のトランジスタと第2のトランジスタとを含みこの第1のトランジスタと第2のトランジスタとの閾値電圧の差に依存して決定される第1電圧及び第1電流を発生する第1定電流発生回路と、前記第1電流に比例した第2電流を発生する第2定電流発生回路と、ゲートとドレインが接続された第3のトランジスタを含みこの第3のトランジスタに前記第2電流を流すときに発生する第2電圧を発生する電圧発生回路とを備えたことを特徴とする定電圧発生回路。

IPC (5)：

G11C 16/06 ,  G11C 11/21 ,  G11C 11/417 ,  H01L 21/822 ,  H01L 27/04

FI (6)：

G11C 11/21 ,  G11C 17/00 632 C ,  H01L 27/04 B ,  G11C 17/00 634 ,  G11C 17/00 636 B ,  G11C 11/34 305

F-Term (16)：

5B015HH01 ,  5B015JJ14 ,  5B015JJ24 ,  5B015KA38 ,  5B015KB09 ,  5B025AD06 ,  5B025AD09 ,  5B025AE05 ,  5B025AE08 ,  5B025AF04 ,  5F038AV04 ,  5F038AV06 ,  5F038BB02 ,  5F038BB04 ,  5F038DF05 ,  5F038EZ20

Patent cited by the Patent：

Cited by examiner (3)

• 基準電圧発生回路、および基準電圧設定方法
  Gazette classification：公開公報   Application number：特願平11-126860   Applicant：松下電器産業株式会社
• 特開平1-296491
  
• 定電圧回路
  Gazette classification：公開公報   Application number：特願平11-327149   Applicant：日本電気アイシーマイコンシステム株式会社