ディスクキャッシュ制御装置

Inventor：
Applicant, Patent owner：
Agent (1)：京本直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995123505
Publication number (International publication number)：1996314803
Application date： May. 23, 1995
Publication date： Nov. 29, 1996
Summary：

【要約】【目的】不要なプリフェッチによるヒット率低下を防ぐ。【構成】ディスク装置300を制御するDMAコントローラ110と、アドレスタグを格納するタグメモリ120と、ブロックデータを格納するデータメモリ130と、最新のラインのアクセスアドレスを格納するレジスタA140と、最新よりも1回前のアクセスアドレスを格納するレジスタB150と、アクセスアドレスに“1”を加算する加算器160と、プリフェッチするラインのアクセスアドレスを比較結果が一致した場合に格納するレジスタC170と、比較結果が一致した場合にキャッシュアクセスコマンドの実行状態を監視し終了後にキャッシュヒット判定を指示するプリフェッチ制御手段190と、これからキャッシュコントローラ200にキャッシュヒット判定を指示しヒット判定結果がミスした場合にプリフェッチ要求を行うプリフェッチ要求手段210とを備えている。

Claim (excerpt)：

ディスク装置に対するソフトウェアからのアクセスアドレスの指示,プリフェッチ要求されたアクセスアドレスの指示,キャッシュヒット判定処理などのキャッシュアクセスコマンドの指示とディスクアクセスの指示とキャッシュヒット判定結果およびプリフェッチ要求の監視を制御するプロセッサと、前記プロセッサからの指示により前記ディスク装置とのアクセスを制御するDMAコントローラと、アドレスタグを格納するキャッシュメモリのタグメモリと、前記ディスク装置から転送されるブロックデータを格納するキャッシュメモリのデータメモリと、前記プロセッサがキャッシュヒット判定を指示した最新のラインのアクセスアドレスを格納する第1のレジスタと、前記第1のレジスタに新たにラインのアクセスアドレスを格納する時にそれまで前記第1のレジスタに格納されていたアクセスアドレスである最新よりも1回前のアクセスアドレスを格納する第2のレジスタと、前記第1および第2のレジスタに格納されていたアクセスアドレスにそれぞれ“1”を加算する加算器と、前記第1のレジスタに格納されているアクセスアドレスと前記加算器で第2のレジスタのアクセスアドレスに“1”を加算したアクセスアドレスとが等しいか否かを比較する比較手段と、前記加算器で前記第1のレジスタのアクセスアドレスに“1”を加算したプリフェッチするラインのアクセスアドレスを前記比較手段による比較結果が一致した場合に格納する第3のレジスタと、前記比較手段による比較結果に基づいてキャッシュアクセスコマンドの実行状態を監視およびプリフェッチするラインのアクセスアドレスについてキャッシュヒット判定を指示するプリフェッチ制御手段と、前記プロセッサもしくは前記第3のレジスタから指示されたアクセスアドレスより前記タグメモリと前記データメモリのキャッシュメモリアドレスとを生成しさらに前記プロセッサもしくは前記プリフェッチ制御手段からのキャッシュヒット判定のキャッシュアクセスコマンドにより前記タグメモリおよび前記データメモリへのアクセス制御とキャッシュヒット判定処理とキャッシュヒット判定結果の通知とを行うキャッシュコントローラと、前記プリフェッチ制御手段が前記キャッシュコントローラに前記第3のレジスタのプリフェッチするラインのアクセスアドレスのキャッシュヒット判定を指示しかつそのヒット判定結果がミスした場合に前記プロセッサにプリフェッチ要求を行うプリフェッチ要求手段とを備えることを特徴とするディスクキャッシュ制御装置。

IPC (2)：

G06F 12/08 320 , G06F 12/08

FI (2)：

G06F 12/08 320 , G06F 12/08 D

Patent cited by the Patent：

Cited by examiner (2)

特開平2-081122
二次記憶制御装置
Gazette classification：公開公報 Application number：特願平5-009723 Applicant：株式会社日立製作所

Return to Previous Page