Pat
J-GLOBAL ID：200903015746802237

薄膜トランジスタ及びその作製方法

Inventor：
楠本 直人

About 楠本 直人


Applicant, Patent owner：
株式会社半導体エネルギー研究所

About 株式会社半導体エネルギー研究所


Gazette classification：公開公報
Application number (International application number)：1993041832
Publication number (International publication number)：1994232158
Application date： Feb. 05, 1993
Publication date： Aug. 19, 1994
Summary：
【要約】 (修正有)【目的】 オン電流を減少させずにオフ電流(リーク電流)を減少させ、しかも製作工程が複雑にならず、歩留りが低下しない薄膜トランジスタの構造及びその製作方法を提供する。【構成】 ソース・ドレイン領域とチャネル形成領域とを構成する半導体層33を有する薄膜トランジスタにおいて、ソース・ドレイン領域の半導体層の厚さをチャネル形成領域38の半導体層の厚さに比較して薄くすることにより、ソース領域36とチャネル形成領域38との境界、及びドレイン領域37とチャネル形成領域38との境界において発生する電界集中が発生する部分をチャネルが形成される部分からずらす構成を実現する。そして、オフ電流(リーク電流)を低下させ、またオン電流を低下させないことにより、高い相互コンダクタンスを実現する。
Claim (excerpt)：
絶縁基板上に設けられたソース領域とドレイン領域とチャネル形成領域とを構成する半導体層を有した薄膜トランジスタであって、チャネル形成領域が設けられている半導体層の厚さに比較して、ソース領域及びドレイン領域が設けられている半導体層の厚さが薄く形成されていることを特徴とする薄膜トランジスタ。
IPC (2)：
H01L 21/336 ,  H01L 29/784
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM