Pat
J-GLOBAL ID：200903015759057735

読み出し保護機能付きマイクロコンピュータ

Inventor：
西川 道明

About 西川 道明


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1997045094
Publication number (International publication number)：1998240623
Application date： Feb. 28, 1997
Publication date： Sep. 11, 1998
Summary：
【要約】【課題】 外部プログラムからの内部プログラムやデータの読み出しを制限して保護を図る一方で、読み出しが禁止されないプログラムやデータの読み出しを可能とする。【解決手段】 内部プログラムメモリ100及び外部プログラムメモリ101から命令をフェッチする際のアドレスを保持するレジスタ103と、このレジスタから出力された前記アドレスがプログラムの実行が禁止されたアドレス空間に存在するか否かを検出する手段136(105,106)と、この検出手投により、前記アドレスがプログラムの実行が禁止されているアドレス空間であることが検出された場合に前記内部プログラムメモリ100の複数箇所の連続した任意のアドレス空間からのプログラム実行を禁止する手段128とを備えており、前記検出手投には内部プログラムメモリからのみアクセス可能な禁止空間設定レジスタ107を備える。
Claim (excerpt)：
内部にプログラムメモリまたはデータメモリを有し、外部にプログラムメモリを増設する事ができるマイクロコンピュータにおいて、前記内部プログラムメモリ及び外部プログラムメモリから命令をフェッチする際のアドレスを保持するレジスタと、このレジスタから出力された前記アドレスがプログラムの実行が禁止されたアドレス空間に存在するか否かを検出する手段と、この検出手投により、前記アドレスがプログラムの実行が禁止されているアドレス空間であることが検出された場合に前記内蔵プログラムメモリの複数箇所の連続した任意のアドレス空間からのプログラム実行を禁止する手段とを備え、前記検出手投には内部プログラムメモリからのみアクセス可能な禁止空間設定レジスタを備えたことを特徴とする読み出し保護機能付きマイクロコンピュータ。
IPC (2)：
G06F 12/14 310 ,  G06F 15/78 510
FI (2)：
G06F 12/14 310 H ,  G06F 15/78 510 C
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM