Pat
J-GLOBAL ID：200903015776827935

C-MOS薄膜トランジスタおよびその作製方法

Inventor：
入野田 貢

About 入野田 貢


Applicant, Patent owner：
株式会社リコー

About 株式会社リコー


Gazette classification：公開公報
Application number (International application number)：1993314202
Publication number (International publication number)：1995142741
Application date： Nov. 20, 1993
Publication date： Jun. 02, 1995
Summary：
【要約】【目的】 レイアウト上、および電気的に対称性が良くて設計の自由度が高く、高集積化が可能なC-MOS薄膜トランジスタを提供する。【構成】 基板上に形成した単結晶Si薄膜を活性層とするC-MOSトランジスタにおいて、回路を形成しているNch薄膜トランジスタのゲート酸化膜104の膜厚を、Pch薄膜トランジスタのゲート酸化膜105の膜厚より厚くする。これにより、回路設計の重要なパラメータである飽和ドレイン電流(Ido)を、レイアウト上の対称性を損なうことなく、等しくすることができる。
Claim (excerpt)：
基板上に形成した単結晶Si薄膜を活性層とするC-MOSトランジスタにおいて、回路を構成するNch薄膜トランジスタとPch薄膜トランジスタのゲート酸化膜の厚さは、Nch薄膜トランジスタの方がPch薄膜トランジスタより厚いことを特徴とするC-MOS薄膜トランジスタ。
IPC (3)：
H01L 29/786 ,  H01L 21/8238 ,  H01L 27/092
FI (3)：
H01L 29/78 311 C ,  H01L 27/08 321 D ,  H01L 29/78 311 G
Patent cited by the Patent：
Cited by examiner (7)
  • 特開昭62-076666
  • 特開平4-037061
  • 半導体装置及び液晶表示装置
    Gazette classification：公開公報   Application number：特願平4-040496   Applicant：キヤノン株式会社
Show all

Return to Previous Page

TOP

BOTTOM