Pat
J-GLOBAL ID：200903015984655730
容量内蔵型多層回路基板
Inventor：
,
,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1993216533
Publication number (International publication number)：1995066563
Application date： Aug. 31, 1993
Publication date： Mar. 10, 1995
Summary：
【要約】【目的】基板本体の誘電率温度特性の絶対値を小さくして、基板強度に優れた容量内蔵型多層回路基板を提供する。【構成】本発明は、ガラス成分及び無機物フィラーから成る複数の誘電体層1a、1b・・・を積層し、その内部に金系、銀系又は銅系導体材料から成る所定配線パターン2及び容量発生パターン3を形成して、且つその表面に厚膜抵抗体膜6を形成した容量内蔵型多層回路基板10において、前記無機物フィラーは、アルミナ、粒径2〜10μmのペロブスカイト結晶構造で、負の温度特性を有する誘電体材料を含んでいる。
Claim (excerpt)：
ガラス成分及び無機物フィラーから成る誘電体層を複数積層するとともに、内部に金系、銀系又は銅系導体材料から成る内部配線パターン及び容量発生パターンを配して成る容量内蔵型多層回路基板において、前記無機物フィラーが、ペロブスカイト結晶構造で且つ誘電率の温度特性が負である粒径2〜10μmの誘電体材料を含むことを特徴とする容量内蔵型多層回路基板。
IPC (2)：
Patent cited by the Patent：
Cited by applicant (2)
Cited by examiner (2)
Return to Previous Page
