Pat
J-GLOBAL ID：200903015992992517

磁気抵抗メモリにおけるセル抵抗の評価装置

Inventor：
ローラント テヴェス

About ローラント テヴェス

, 
ヴェルナー ヴェーバー

About ヴェルナー ヴェーバー


Applicant, Patent owner：
インフィネオン テクノロジース アクチエンゲゼルシャフト

About インフィネオン テクノロジース アクチエンゲゼルシャフト


Agent (1)： 矢野 敏雄 (外4名)
Gazette classification：公表公報
Application number (International application number)：2000610008
Publication number (International publication number)：2002541608
Application date： Mar. 13, 2000
Publication date： Dec. 03, 2002
Summary：
【要約】本発明は磁気抵抗メモリの評価回路に関する。この回路では、高いオフセット電圧、例えば僅かな電圧レベル及び僅かな損失電力をもつ新たな構成素子にとって重大なオフセット電圧を評価回路において除去する。このことはセルのそれぞれの情報状態に依存したセル電流がセル電流の平均値だけ減少され、またこの電流の差異は相応の出力電圧に変換されることによって行われる。ここでは平均セル電流を形成するのに、異なる情報内容を有するセルからなるセル抵抗の組み合わせを使用する。
Claim (excerpt)：
磁気抵抗メモリにおけるセル抵抗の評価装置において、 それぞれのセル抵抗(R)の第1の端子がスイッチ(US)を介してワード線電圧(VWL)に接続されており、またそれぞれのセル抵抗の第2の端子が別のスイッチ(S)を介して線路ノード(L)に接続されており、 前記線路ノード(L)は参照抵抗(RREF)を介して参照電圧源(VREF)に接続されており、該参照電圧源は線路ノードから流れるそれぞれのセル電流(I)を平均電流(I-)だけ減少させ、 増幅器(OP1、RG)がそれぞれのセル電流と平均電流の差異を、評価信号としての電圧(VOUT)に変換することを特徴とする、磁気抵抗メモリにおけるセル抵抗の評価装置。
IPC (6)：
G11C 11/14 ,  G01R 27/02 ,  G01R 31/28 ,  G11C 11/15 ,  H01L 27/105 ,  H01L 43/08
FI (6)：
G11C 11/14 A ,  G01R 27/02 R ,  G11C 11/15 ,  H01L 43/08 Z ,  G01R 31/28 B ,  H01L 27/10 447
F-Term (11)：
2G028BB02 ,  2G028BD10 ,  2G028CG02 ,  2G028FK07 ,  2G132AA08 ,  2G132AE11 ,  2G132AE14 ,  5F083FZ10 ,  5F083GA30 ,  5F083LA10 ,  5F083ZA20
Patent cited by the Patent：
Cited by examiner (2)
  • 磁気的メモリ
    Gazette classification：公開公報   Application number：特願平11-327740   Applicant：インフィネオンテクノロジースアクチエンゲゼルシャフト
  • 半導体記憶装置
    Gazette classification：公開公報   Application number：特願平9-191380   Applicant：株式会社東芝

Return to Previous Page

TOP

BOTTOM