Pat

J-GLOBAL ID：200903016402597630

半導体装置及びその製造方法

Inventor： 木村 忠之
Applicant, Patent owner： ソニー株式会社
Agent (1)： 土屋 勝
Gazette classification：公開公報
Application number (International application number)：1994319191
Publication number (International publication number)：1996153796
Application date： Nov. 29, 1994
Publication date： Jun. 11, 1996
Summary：

【要約】【目的】 合わせずれに起因する信頼性の低下を防止することと、配線から合わせ余裕を省略して微細化を達成することとを、両立させる。【構成】 SiON膜26から成る側壁が配線25に設けられており、SiO2膜23、27によって配線25及びSiON膜26が覆われている。このため、SiO2 膜23、27をエッチングしても、SiON膜26はエッチングされにくく、配線25に対するコンタクト孔32を開孔する際に合わせずれが生じて、レジスト31の開口31aが側壁上に位置しても、コンタクト孔32は配線25に対してのみ自己整合的に開孔される。

Claim (excerpt)：

第1の絶縁膜から成る側壁が配線に設けられており、前記第1の絶縁膜よりもエッチング速度の大きい第2の絶縁膜によって、前記配線及び前記第1の絶縁膜が覆われていることを特徴とする半導体装置。

IPC (3)：

H01L 21/768 ,  H01L 21/316 ,  H01L 21/318

FI (2)：

H01L 21/90 M ,  H01L 21/90 B

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-224240
  
• 特開昭63-073537
  
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平4-222538   Applicant：富士通株式会社