Pat
J-GLOBAL ID:200903016439015607

半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器

Inventor:
Applicant, Patent owner:
Agent (1): 青山 葆 (外1名)
Gazette classification:公開公報
Application number (International application number):2001175634
Publication number (International publication number):2002368226
Application date: Jun. 11, 2001
Publication date: Dec. 20, 2002
Summary:
【要約】【課題】 オフリークが小さく、かつ素子毎のオフリークのばらつきが小さな、多結晶半導体からなるチャネル領域をもつ半導体装置を提供すること。【解決手段】 絶縁基板1上にTFTを形成する。このTFTのチャネル領域が多結晶シリコンからなる。このチャネル領域の厚さが5nm以下であり、かつチャネル領域の幅が0.3μm以下である。このようにすると、TFTのオフリークを極めて小さく抑制でき、かつTFT毎のばらつきも抑制することができる。
Claim (excerpt):
半導体膜と、上記半導体膜上にゲート絶縁膜を介して形成されたゲート電極と、上記ゲート電極が上記半導体膜を覆う領域以外の上記半導体膜に形成されたソース領域及びドレイン領域とが電界効果トランジスタを構成し、少なくとも上記ゲート電極が上記半導体膜を覆う領域において上記半導体膜は絶縁体上に形成され、少なくとも上記ゲート電極が上記半導体膜を覆う領域において上記半導体膜は多結晶半導体からなり、上記ゲート電極が上記半導体膜を覆う領域における上記半導体膜の厚さが5nm以下で、上記ゲート電極が上記半導体膜を覆う領域における上記半導体膜のゲート幅方向の幅が0.3μm以下であることを特徴とする半導体装置。
IPC (8):
H01L 29/786 ,  G11C 11/405 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 29/788 ,  H01L 29/792
FI (6):
H01L 27/10 461 ,  H01L 29/78 618 D ,  H01L 27/10 321 ,  G11C 11/34 352 B ,  H01L 29/78 371 ,  H01L 29/78 613 B
F-Term (44):
5F083AD69 ,  5F083GA06 ,  5F083HA02 ,  5F083NA08 ,  5F083PR33 ,  5F083PR40 ,  5F083ZA12 ,  5F101BA01 ,  5F101BB02 ,  5F110AA06 ,  5F110BB05 ,  5F110CC02 ,  5F110DD02 ,  5F110DD05 ,  5F110EE09 ,  5F110EE30 ,  5F110EE45 ,  5F110FF02 ,  5F110FF29 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG29 ,  5F110GG44 ,  5F110NN03 ,  5F110NN23 ,  5F110NN72 ,  5F110PP01 ,  5F110PP13 ,  5F110PP23 ,  5F110PP34 ,  5F110QQ11 ,  5M024AA06 ,  5M024BB02 ,  5M024BB37 ,  5M024BB38 ,  5M024CC02 ,  5M024CC03 ,  5M024HH01 ,  5M024LL11 ,  5M024PP01 ,  5M024PP03 ,  5M024PP04 ,  5M024PP05
Patent cited by the Patent:
Cited by examiner (7)
  • 特開昭63-284865
  • 半導体装置およびその製造方法
    Gazette classification:公開公報   Application number:特願平6-156594   Applicant:株式会社半導体エネルギー研究所, シャープ株式会社
  • 特開平4-056165
Show all

Return to Previous Page