Pat
J-GLOBAL ID：200903016921720148
薄膜トランジスタアレイ素子
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
宮井 暎夫
Gazette classification：公開公報
Application number (International application number)：1994161808
Publication number (International publication number)：1996032073
Application date： Jul. 14, 1994
Publication date： Feb. 02, 1996
Summary：
【要約】【目的】長時間駆動させることにより発生するTFTのオフ特性の劣化を低減することができ、高信頼性で優れた性能を有する薄膜トランジスタアレイ素子を提供する。【構成】絶縁基板の前記信号線と走査線の各交差点に対応して形成された画素電極と、チャンネル部の保護絶縁膜パターンをゲート電極をマスクにして形成する自己整合型の逆スタガ構造の薄膜トランジスタとを備え、薄膜トランジスタのソース電極7aから半導体層3を介してドレイン電極7bへ流れる電流の経路における半導体層3の幅W1を、ソース電極7aおよびドレイン電極7bの幅W2,W3に比べて狭くしている。
Claim (excerpt)：
一主面上にマトリクス状に配置された信号線と走査線を有する絶縁基板と、この絶縁基板の前記信号線と走査線の各交差点に対応して形成された画素電極と、チャンネル部の保護絶縁膜パターンを前記絶縁基板の一主面と異なるもう一方の面からゲート電極をマスクにして露光を行って形成する自己整合型の逆スタガ構造であって前記画素電極と前記信号線および前記走査線との間に設けられた薄膜トランジスタとを備え、前記薄膜トランジスタのソース電極から半導体層を介してドレイン電極へ流れる電流の経路における前記半導体層の幅が、前記ソース電極および前記ドレイン電極の幅の少なくともいずれか一方に比べて狭いことを特徴とする薄膜トランジスタアレイ素子。
IPC (2)：
H01L 29/786
, G02F 1/136 500
H01L 29/78 311 H
, H01L 29/78 311 S
Cited by examiner (6)
Show all
Return to Previous Page
