メモリデバイス

Inventor： , , , , ,
Applicant, Patent owner：
Agent (1)：富田和子
Gazette classification：公開公報
Application number (International application number)：1997313309
Publication number (International publication number)：1998200001
Application date： Nov. 14, 1997
Publication date： Jul. 31, 1998
Summary：

【要約】【課題】書込、読み出し、消去時間を改善した、トンネル障壁構造を有するメモリデバイスを提供する。【解決手段】メモリデバイスは、制御電極9からトンネル障壁構造2を通り抜けて電荷を書き込むメモリノード1を有する。この蓄積された電荷はソース/ドレイン経路4の伝導性に影響を与え、この経路の伝導性をモニターすることによりデータが読み出せる。電荷障壁構造は多重トンネル障壁構造により構成される。この障壁構造は、メモリノードを形成するシリコンの多結晶層1を被覆する、厚さ3nmのポリシリコン層16と厚さ1nmのSi3N4層15を交互に積層したものからなる。ショットキ障壁構造、および電気絶縁マトリクス内に分散された、メモリノードとして機能する伝導性のナノスケール伝導島30,36,44を含む他の障壁構造2も開示されている。

Claim (excerpt)：

電荷キャリアのための経路(1)と、前記経路の伝導性を変化させる電界を生成する電荷を蓄積するためのノード(1,30,36,44)と、与えられた電圧に応答して電荷キャリアが前記ノードに蓄積されるように通り抜けるトンネル障壁構造(2)とを備え、前記トンネル障壁構造は、比較的低い障壁高さを有する寸法的に比較的広い障壁成分(17)と、比較的高い障壁高さを有する少なくとも1つの寸法的に比較的狭い障壁成分(18)とを有するエネルギーバンドプロフィールを呈することを特徴とするメモリデバイス。

IPC (6)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , G11C 11/38 , H01L 27/115 , H01L 27/10 451

FI (4)：

H01L 29/78 371 , G11C 11/38 , H01L 27/10 451 , H01L 27/10 434

Patent cited by the Patent：

Cited by examiner (11)

半導体記憶装置
Gazette classification：公開公報 Application number：特願平6-277761 Applicant：株式会社東芝
特開平3-296276
半導体記憶装置
Gazette classification：公開公報 Application number：特願平6-277905 Applicant：株式会社東芝

Show all

Return to Previous Page